超大型積體電路中類比電容的製造與模擬

Abstract

數位與類比混合式積體電路的製造可藉著在已建立完成的數位式積體電路中加入高 準度的電容，本文中將討論二種對現有數位製程改變最少的方法，一．在極氧閘化 之前植入高劑量的磷或砷元素，用在單層多晶矽製程。本法所製造出的電容厚度可 從350 到550 法，或者電容值從62.7到98.6nF/cm2埃，電容係數約在10到50ppm/V 。第二種方法是用雙層多晶矽式電容，以上層多晶矽做為閘極同時也是電容的上板 。以氧化法同時製成電容的介電質與閘極氧化層，電容的一般厚度在400 到700 埃 之間，電容係數則從5ppm/V至250ppm/V之間。 本文包含一能模擬電容－電壓特性曲線的模擬程式，其中考慮SIS 型電容的能帶彎 曲。模擬曲線與實驗值吻合程度良好。從模擬的程式中所萃取出的載子濃度比由 SIMS法所得的化學濃度小而接近由SRP 法所得的濃度值。電容在外加偏壓時一端的 累積效應會抵消另一端的空乏效應對電容的線性的影響。載子濃度越高Vcc 越小且 在上下兩板濃度相同時會有最小值。