高速數位光接收器之研製

Abstract

本篇論文主要在描述高速低雜訊光接收器的分析和設計，經由分析的結果來了解不 同雜訊源及各種元件在不同操作速率下對接收器靈敏度的影響，進而對整個系統作 一最佳化之設計。在此，利用了一些商業化分散式的元件來設計電路以降低設計的 成本，而這些元件的等效電路模型參數值則由實際測量再經電腦模擬軟體萃取而得 。此電路所採用的架構為一個InGaAs PIN二極體串接至一個由GaAs MESFET 所組成 的兩級共源極(common source) 的前置放大器和一個可調整增益(gain)的後級放大 器。為了達到低雜訊的要求，放大器使用了高阻抗(high-impedance)的結構，而在 設計級與級之間的匹配電路時，使用了微條線(microstrip line) 的Ｔ型網路。經 由實際電路設計與測量，此光接收器的頻寬超過1.3GHz，預估最高可操作於2Gbit/ S 的速率，另外，在後級可調增益放大器則可提供15dB的調整範圍。