CMOS低功率數值控制振盪器之晶片設計

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	李國嘉	en_US
dc.contributor.author	Li, Guo-Jia	en_US
dc.contributor.author	項春申	en_US
dc.contributor.author	C. Bernard Shung	en_US
dc.date.accessioned	2014-12-12T02:12:57Z	-
dc.date.available	2014-12-12T02:12:57Z	-
dc.date.issued	1993	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT824430001	en_US
dc.identifier.uri	http://hdl.handle.net/11536/58653	-
dc.description.abstract	在本論文中，我們設計一低功率之數值控制振盪器晶片。其功能特徵包括：48位元之頻率解析、12位元之振幅解析及15位元之相位解析、正弦或餘弦之２補數或二進位偏移輸出碼、微處理器匯流排之控制輸入、和具3.3 伏特或5 伏特可供選擇之電源。為達到低功率要求，我們採用管狀架構的累加器和一些ROM 的壓縮技巧；此外，也設計了晶片內降壓轉換器和供正弦或餘弦查表用的低功率單相位 PLA。此一晶片採用0.8μm SPDM 的CMOS生產技術，估用10.6 mm□ 的面積，內含二萬三千顆電晶體。模擬結果，此振盪器能操作在50MHz 的頻率，平均消耗功率約130mW 。	zh_TW
dc.language.iso	en_US	en_US
dc.subject	CMOS低功率	zh_TW
dc.subject	晶片設計	zh_TW
dc.subject	電子工程	zh_TW
dc.subject	數值控制振盪器	zh_TW
dc.subject	低功率	zh_TW
dc.subject	ROM 的壓縮	zh_TW
dc.subject	可程式邏輯陣列	zh_TW
dc.subject	降壓轉換器	zh_TW
dc.subject	ELECTRONIC-ENGINEERING	en_US
dc.subject	NCO	en_US
dc.subject	low power	en_US
dc.subject	ROM compression	en_US
dc.subject	PLA	en_US
dc.subject	voltage down converter	en_US
dc.title	CMOS低功率數值控制振盪器之晶片設計	zh_TW
dc.title	A CMOS low-power numerically controlled oscillator chip design	en_US
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文