Chemical Mechanical Polishing of PECVD Dielectrics：Characterization and Processs Integration

Abstract

本論文主要目的在探討使用化學機械研磨技術於極大型積體電路平坦化製程中可行性 之研究；論文中系統化研究製程參數最要、材料特性及製程整合等問題！ 首先使用直交表（田口式）法，求取龐雜的化學機械研磨參數（如：壓力、轉速、流 量等）與研磨速率、不均勻度的關係，再使用參數實驗法更精確確認直交表實驗的數 值結果，據此導出高研磨速率及均勻度的最佳化研磨參數條件。 使用此最佳化研磨參數條件，系統的研究使用在極大型積體電路之保護層、介金屬層 、介電絕緣層之電漿輔助化學氣相沉積法所成長之介電薄膜材料性質與化學機械研磨 特性的關係。介電薄膜之材料性質如：組成、應力、薄膜的鍵結、化學濕蝕刻率等， 均被分析及探討其在化學機械研磨中之行為。 使用製備有不同線寬的積體電路圖形試片，沉積不同的膜厚，以探討結合化學氣相沉 積與化學機械研磨的實際製程整合工程問題，諸如碟陷效應(Dishing Effect)、膜厚 設計等均被系統的研究。本實驗成功的歸納出包含碟陷效應、不同線寬、高低差、局 部平坦化等考慮的膜厚設計準則；並且在高低起伏的元件圖形上以較經濟的製程得到 完全平坦化表面的介電絕緣層，提昇微電擬線路的可靠度。