Full metadata record
DC FieldValueLanguage
dc.contributor.author許榮昌en_US
dc.contributor.authorXu, Rong-Changen_US
dc.contributor.author莊仁輝en_US
dc.contributor.authorZhuang, Ren-Huien_US
dc.date.accessioned2014-12-12T02:16:22Z-
dc.date.available2014-12-12T02:16:22Z-
dc.date.issued1995en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT844394008en_US
dc.identifier.urihttp://hdl.handle.net/11536/61207-
dc.description.abstract快取記憶體利用減少平均記憶體存取的延遲來增加多處理器的效能,不過快取記憶體 在多處理器的環境底下會導致一致性的問題。快取記憶體資料一致性協定利用保存每 一份區塊內的資料彼此間的一致性來解決資料一致性的問題,但其缺點是此種協定會 增加額外的網路傳輸。本篇論文提供了另外的一些方法來減少網路的傳輸量。我們採 用了有限目錄之快取記憶體資料一致性協定,此協定有易於擴充的優點,容易在大型 規模的系統底下發展。我們使用了不同的置換策略及不同的編碼方式來改善原有的有 限目錄之一致性協定,好的置換策略可以減少網路上的傳輸。不同的編碼方式可以等 效的增加目錄的容量,也可以減少網路上的傳輸,再加上利用事件產生模擬程式及追 蹤導向的模擬程式來證明我們的效能改進。zh_TW
dc.language.isozh_TWen_US
dc.subject資訊zh_TW
dc.subject電腦zh_TW
dc.subject快取記憶體zh_TW
dc.subject網路傳輸zh_TW
dc.subject一致性zh_TW
dc.subject電腦科學zh_TW
dc.subjectINFORMATIONen_US
dc.subjectCOMPUTERen_US
dc.subjectINFORAMTIONen_US
dc.subjectCOMPUTER-SCIENCEen_US
dc.titleResearch on Performance Enhancements for Limited-Directory Cache Coherence Protocolzh_TW
dc.typeThesisen_US
dc.contributor.department資訊科學與工程研究所zh_TW
Appears in Collections:Thesis