Full metadata record
DC FieldValueLanguage
dc.contributor.author林諭棟en_US
dc.contributor.authorLin, Yu-Dongen_US
dc.contributor.author吳介琮en_US
dc.contributor.authorWu, Jie-Congen_US
dc.date.accessioned2014-12-12T02:16:29Z-
dc.date.available2014-12-12T02:16:29Z-
dc.date.issued1995en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#NT844430020en_US
dc.identifier.urihttp://hdl.handle.net/11536/61261-
dc.description.abstract本篇論文描述2伏特2G赫茲的CMOS相鎖迴路積體電路,它包含電壓控制振盪器( VOLTAGE CONTROLED OSCILLATOR),多係數除頻器(MULTI-MODULUS DIVIDER),相 頻偵測器(PHASE-FREQUENCY DETECTOR),和電荷充式濾波器(CHARGE-PUMP FILTER )。 電壓控制振盪器為負電阻電感電容的射頻振盪器,其振盪頻率是由可調式電容所控制 ,輸出頻率從1.9GHz到2GHz。電流模式非同步係數除頻器可除頻倍數從128到256,共 32個除數。一個重新同步的電路是為了降低非同步除頻器從第一級到最後一級,因為 傳輸延遲所造成的相位雜訊而設計的,相頻偵測器比較輸入參考信號與除頻器除頻後 信號的相位及頻率差,輸出充電UP和放電DN的數位信號,電荷充式濾波器將相頻偵測 器的數位輸出,轉換成電壓控制振盪器所能接受的類比輸入訊號,以控制振盪器的輸 出頻率。本論文所有的數位電路是由改良型電流模式邏輯構成,以減小電壓源雜訊的 影響。 這個相鎖迴路是用0.6um SPDM CMOS的單晶製程製造,此積體電路包含pads所用面積 共3mm*3mm,當工作在電壓-2V且最大輸出頻率2GHz時,總消耗功率是154mW。zh_TW
dc.language.isozh_TWen_US
dc.subject電子工程zh_TW
dc.subject相鎖迴路zh_TW
dc.subject電壓控制振盪器zh_TW
dc.subject多係數除頻器zh_TW
dc.subject相頻偵測器zh_TW
dc.subject電荷充式濾波器zh_TW
dc.subjectELECTRONIC-ENGINEERINGen_US
dc.subjectPLLen_US
dc.subjectVCOen_US
dc.subjectMDIVen_US
dc.subjectPFDen_US
dc.subjectCPFen_US
dc.title一個2伏特2G赫茲的CMOS相鎖迴路zh_TW
dc.titleA 2V 2 GHz CMOS PHASE-LOCKED LOOPen_US
dc.typeThesisen_US
dc.contributor.department電子研究所zh_TW
Appears in Collections:Thesis