完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 謝志岳 | en_US |
dc.contributor.author | Xie, Zhi-Yue | en_US |
dc.contributor.author | 李慶恩 | en_US |
dc.contributor.author | Li, Qing-En | en_US |
dc.date.accessioned | 2014-12-12T02:19:17Z | - |
dc.date.available | 2014-12-12T02:19:17Z | - |
dc.date.issued | 1997 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT863031007 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/63306 | - |
dc.description.abstract | 隨著電子資訊產業的蓬勃發展,半導體製造業也跟著吸引不少目光。半導體製造業 擁有諸多生管特性,一片IC晶片可能要經歷五百道加工步驟才能完成[1] ,此外, 許多不同於傳統製造業的生管特性,例如再回流、再加工、複雜又冗長的製程等, 都使得半導體生產管理成為一項極不容易的任務[27]。 本研究以半導體製造廠( 以下簡稱晶圓廠 )生管規畫系統之一的派工為研究主題。 我們知道,晶圓廠的生產績效指標很多,而且彼此之間存在許多交互作用,使得傳 統的派工法則不堪使用,難以全盤達到生產目標。因此,本研究參酌限制理論[12, 13] 的概念,設法控制晶圓廠的瓶頸作業,在黃光區建構一個考量多績效因子的派 工法則,希望能夠藉此達到平順物流與產出極大化的目標。除此之外,尚且考量爐 管區特殊的機台特性,建構一個屬於爐管區的派工法則。最後,分析不同派工法則 在黃光區與爐管區的績效,發現本研究提出的法則在產出、瓶頸機台利用率、週期 時間、等候時間、週期時間變異與等候時間變異均有不錯的績效表現。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 半導體製造業 | zh_TW |
dc.subject | 派工 | zh_TW |
dc.subject | 平順物流 | zh_TW |
dc.subject | 產出極大化 | zh_TW |
dc.subject | Photolithography Area | en_US |
dc.subject | Furnace Area | en_US |
dc.subject | Wafer Fab | en_US |
dc.title | 晶圓製造廠黃光區與爐管區派工法則之研究 | zh_TW |
dc.title | A Study of Dispatching Logic for the Photolithography Area and the Furnace Area in a Wafer Fab | en_US |
dc.type | Thesis | en_US |
dc.contributor.department | 工業工程與管理學系 | zh_TW |
顯示於類別: | 畢業論文 |