Full metadata record
DC Field | Value | Language |
---|---|---|
dc.contributor.author | 吳永仁 | en_US |
dc.contributor.author | Yeong-Ren Wu | en_US |
dc.contributor.author | 吳重雨 | en_US |
dc.contributor.author | Chung-Yu Wu | en_US |
dc.date.accessioned | 2014-12-12T02:23:05Z | - |
dc.date.available | 2014-12-12T02:23:05Z | - |
dc.date.issued | 1999 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT880428027 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/65660 | - |
dc.description.abstract | 本篇論文描述一個用在無線通訊系統接收端的二進位頻率位移鍵解調器電路,包括頻率鑑別器、混波器、低通濾波器、差動轉單端電路與比較器,其中頻信號頻率為10.7MHz,資料傳送率為20K BPS。 論文中所採用之解調器架構屬於非同步式、頻率鑑別式的解調器。中頻信號採用差動式輸入,然後信號分成兩條路徑,一條直接輸入到混波器,另一條輸入到頻率鑑別器,頻率鑑別器對不同之信號頻率產生不同之相角位移,頻率鑑別器之輸出再接到混波器之另一輸入端,下一級為低通濾波器濾除混波器產生的倍頻成分,保留調變信號成分,接著由差動轉單端電路消除直流偏移電壓,最後由比較器產生數位準位之輸出。 以點五微米DPDM n-well 製程互補式金氧半技術設計並製造的解調器電路已經完成量測,電源電壓為3.3伏特,晶片面積為 ,量測的結果為最高資料傳送率20K BPS,功率消耗約為5.9mW,最低解調信號強度0.7Vp-p。未來將以減少解調器外接元件、降低功率消耗、降低最低解調器信號強度與降低基頻端直流偏移電壓為目標。 | zh_TW |
dc.description.abstract | This thesis described the design of BFSK demodulator which are used in a receiver of wireless communication system. The demodulator included a frequency discriminate circuit, mixer, lowpass filter, differential to single-ended circuit and comparator. Its intermediate frequency is 10.7MHz and data transmission rate is 20K BPS. The architecture of demodulator is noncoherent and frequency discriminated. The intermediate frequency signal used differential input. The intermediate frequency signal input to mixer and frequency discriminate circuit which produce a phase shift. The output of frequency discriminate circuit input to the other input port of mixer. The output signal of mixer include double frequency and modulation signal. The lowpass filter moved the double frequency. The differential to single-ended circuit moved the DC offset voltage then comparator produced the digital level output. The demodulator, which is designed and fabricated by 0.5 Double-Poly-Double-Metal (DPDM) n-well CMOS technology, has been measurement. The power consumption of whole chip is 5.9mW from a single 3.3V supply. The chip area is . The measurement result show data transmission rate is 20K BPS, sensitive is 0.7Vp-p . In the future, to decrease discrete components, to reduce power consumption, to reduce system sensitive and to reduce DC offset voltage at baseband circuit are the important researches. 英文摘要 げ 誌謝 こ 表目錄 ざ 圖目錄 し 第一章 緒論 1 1.1 無線通訊系統簡介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 1.2 研究動機 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 1.3 論文組織 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 第二章 接收器系統架構 3 2.1 簡介 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 2.2 前端次系統架構 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 2.2.1 超外差式接收器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 2.2.2 零中頻接收器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 2.2.3 鏡像消除接收器 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 2.3 後端次系統調變方式 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 2.3.1 大小調變 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 2.3.2 頻率調變 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 2.3.3 相角調變 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 第三章 解調器電路設計 12 3.1 解調器系統架構與工作原理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12 3.2 混波器電路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 3.3 低通濾波器電路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18 3.4 差動轉單端電路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20 3.5 比較器電路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21 3.6 完整解調器電路 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3.7 解調器在射頻接收機系統之應用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 第四章 解調器量測結果 26 4.1 佈局設計 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 4.2 量測裝置 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26 4.3 量測結果 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 第五章 結論與未來研究方向 29 5.1 結論 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 5.2 未來研究方向 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 參考文獻 31 | en_US |
dc.language.iso | zh_TW | en_US |
dc.subject | 解調器 | zh_TW |
dc.subject | 頻率鑑別器 | zh_TW |
dc.subject | 低通濾波器 | zh_TW |
dc.subject | 差動轉單端電路 | zh_TW |
dc.subject | 比較器 | zh_TW |
dc.subject | demodulator | en_US |
dc.subject | frequency discriminate circuit | en_US |
dc.subject | lowpass filter | en_US |
dc.subject | differential to single-ended circuit | en_US |
dc.subject | comparato | en_US |
dc.subject | BFSK | en_US |
dc.title | 互補式金氧半頻率位移鍵解調器之設計及其在射頻前端接收機之應用 | zh_TW |
dc.title | The Design of CMOS Binary Frequency-shift keying (BFSK) Demodulator and its Application on RF Receivers | en_US |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
Appears in Collections: | Thesis |