FPGA-Based SDRAM 控制器之電路設計與實現

Abstract

本論文目的為設計一控制器使得能正確以及穩定地對SDRAM讀寫資料。利用EPP傳輸模式與硬體電路溝通，由電腦端發送資料讀寫的命令。因此，設計了EPP控制器與SDRAM控制器，並且將這兩個控制器整合起來。利用EPP控制器來接收與傳送電腦與SDRAM controller之間的資料。能成功地讀寫SDRAM，將有效地提供大容量的儲存裝置，對於影像或語音等各方面的研究上會有很大的幫助。

The objective of this thesis is to design a controller which can read/write SDRAM correctly and reliably. By using the EPP Mode to communicate with hardware circuit, the host can send read/write instruction to the controller. So, the EPP controller and the SDRAM controller are designed and combined together. The EPP controller is used to transceive data between the host and SDRAM controller. To read data form SDRAM and to write data to SDRAM successfully will provide large storage device effectively, and it will be useful for image or speech processing , etc. 英文摘要 ………………….…………….………………ii 誌 謝 …………...……………….…………….…….iii 目 錄 ………...………………….…………….…….iv 圖 目 錄 ……………………...…….…………….…….vi 表 目 錄 ………..………………….…………….……viii 第 一 章 緒論…………………………………………...1 1.1 研究動機………………………….…………..1 1.2 章節安排……………………………………...2 第 二 章 系統硬體架構…………………….…………..3 2.1 FPGA………………………………………….3 2.1.1 FPGA說明…………………………………3 2.1.2 FPGA特性與發展…………………………4 2.2 系統電路說明…………………….…………..5 2.3 Parallel Port硬體架構說明…………………..8 2.3.1 EPP Mode特點………………………...…..9 2.3.2 EPP動作流程…………………………….10 2.4 SRAM與EPP整合架構說明………………10 2.5 SDRAM硬體架構說明……………………..12 第 三 章 SDRAM控制器設計原理與方法…….…….14 3.1 Power Up動作說明……………….…..…….14 3.2 MRS Program Modes………………….…….16 3.3 Refresh………………………………...…….16 第 四 章 系統整合與實現…………………………….19 4.1 韌體設計…………………………………….19 4.1.1 EPP韌體說明…………………………….21 4.1.2 SDRAM韌體說明………………………..23 4.1.3 SRAM韌體說明………………………….26 4.2 硬體設計…………………………………….28 4.2.1 EPP控制器說明………………………….29 4.2.2 SRAM控制器說明……………………….36 4.2.3 SDRAM控制器說明……………….…….38 第 五 章 結論與未來展望…………………………….45 5.1 結論………………………………..…..…….45 5.2 未來展望…………………………………….45 APPENDIX A ..……………………………………..46 APPENDIX B ..……………………………………..52 APPENDIX C ..……………………………………..54 參 考 文 獻 ..……………………………………..62