Full metadata record
DC FieldValueLanguage
dc.contributor.author劉美君en_US
dc.contributor.authorMei-Chun Liuen_US
dc.contributor.author趙天生en_US
dc.contributor.authorTien-Sheng Chaoen_US
dc.date.accessioned2014-12-12T03:06:28Z-
dc.date.available2014-12-12T03:06:28Z-
dc.date.issued2006en_US
dc.identifier.urihttp://140.113.39.130/cdrfb3/record/nctu/#GT009421516en_US
dc.identifier.urihttp://hdl.handle.net/11536/81246-
dc.description.abstract對廣泛使用的非揮發性記憶體 ─ 快閃記憶體而言,通常會遇到兩個問題:一是在元件尺寸繼續微縮下之瓶頸,由於尺寸微縮後穿隧氧化層(或閘極氧化層)之厚度亦隨之下降,如此雖可得到較快的讀寫速度,但電荷保存時間亦隨之下降,故須在兩者之間取得平衡點;二是在經過多次讀寫後在穿隧氧化層品質容易劣化而產生漏電路徑,一旦有一條漏電路徑產生,所有儲存在浮動閘極(Floating Gate)的電荷都會經由此漏電路徑而全部流失掉。為了克服上述兩個問題,主要有兩種改良的方法被提出,一是SONOS 非揮發性記憶體,另一種是奈米晶體(量子點)非揮發性記憶體。 在本文中,一個將前述兩種改良非揮發性記憶體結合之新記憶體被提出。利用半導體奈米點作為電荷儲存的單元。在元件的反覆操作下,即使穿隧氧化層產生缺陷或漏電路徑,所損失掉的儲存電子,僅是單一奈米點的電子漏失,對整體元件特性的影響並不明顯。因此,穿隧氧化層的厚度得以縮減,使得操作速度增快,元件積集度提升,元件可操作的次數(Endurance)以及保存時間(Retention)也同時得到改善。當電子儲存在奈米點時,由於庫倫阻絕(Coulomb Blockade)效應,儲存的電子會限制後續電子的注入。奈米點的庫倫阻絕效應使得記憶體元件的儲存及操作更加的穩健。當閘極偏壓使通道產生反轉層後,通道的電子藉由直接穿隧效應或是F-N穿隧效應通過穿隧氧化層,而讓奈米點捕獲,是為寫入動作。當閘極偏壓反向時,儲存的電子變經由穿隧氧化層回到通道,是為抹除動作。藉由電容-電壓(C-V)量測,當電子注入奈米點之後,元件之起始電壓會發生偏移,此偏移的量即(△VFB=6.25V)定義為記憶體元件的記憶窗(Program Window)。 本研究提出利用氮化矽內嵌奈米矽晶體(Si-NCs)來取代SONOS非揮發性記憶體中的氮化矽(Si3N4)薄膜,如此便完成了將兩種記憶體結合之新型記憶體。由於奈米矽晶體及內嵌奈米矽晶體之氮化矽皆可儲存電荷,故新型記憶體的記憶窗比單純只有氮化矽薄膜來得更大,電荷保存能力也較佳。在改變奈米矽晶體尺寸大小,其它條件不變之下,尺寸愈大的奈米矽晶體之記憶窗愈大,但記憶窗愈大之記憶體電荷保存能力沒有愈佳,因此本研究尋找適當大小的奈米矽晶體之新記憶體元件,使之更容易達到十年的電荷保存時間。 我們亦針對可靠度問題對我們的元件進行測試。我們分別在室溫、150℃以及250℃高溫進行資料保存能力測試。在室溫及150℃方面,單純只有氮化矽薄膜與新型記憶體均有好的資料儲存能力,推測十年後的電荷保存能力可維持在75%以上。在250℃高溫,由於穿隧氧化層之品質較差所以導致部份儲存電荷流失,但奈米矽晶體優異的資料儲存能力仍優於氮化矽薄膜。zh_TW
dc.language.isozh_TWen_US
dc.subject記憶體zh_TW
dc.subject奈米矽晶體zh_TW
dc.subjectSONOSen_US
dc.subjectSi-NCsen_US
dc.title氮化矽層內嵌奈米矽晶體之SONOS型記憶體zh_TW
dc.titleEmbedded Si-NCs in Si3N4 for SONOS Memoriesen_US
dc.typeThesisen_US
dc.contributor.department電子物理系所zh_TW
Appears in Collections:Thesis


Files in This Item:

  1. 151601.pdf

If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.