淺溝槽隔離製程的缺陷研究

Abstract

積體電路技術的縮小化，是為了加強電路之元件積成密度與功能性，改善速度切換與元件消耗功率，其中以其通道長度與閘極氧化層的縮小化最為顯著。而通道的隔離技術以淺溝槽隔離製程取代傳統LOCOS方式，以滿足高積成密度的要求。本論文主要是研究因淺溝槽隔離製程所衍生出來的氣泡缺陷，及運用兩種方法改善此氣泡缺陷，進而改善晶圓廠內電性品質及良率。 第一種方法是改良淺溝槽隔離高密度電漿氧化層沉積程式，減緩預熱時間與主沉積時間的溫度差，降低其預熱到主沉積前之間的熱膨脹係數的差異，第二種方法是在淺溝槽隔離內墊熱氧化層步驟多加一N2現場退火的步驟，利用高溫先將內壁熱氧化矽層表層壓應力的殘留氣體或水氣先釋放出來，再用N2讓表面氮化，增加與後層淺溝槽隔離高密度電漿氧化層的附著力，但對需用到磊晶製程晶片的產品，若用第二種方法則需考量熱預算對電性的影響程度有多大，避免自動掺入的問題產生。