| Title: | 單晶片系統驗證之核心技術開發---總計畫(II) Core Technologies for SoC Verification(II) |
| Authors: | 周景揚 JOU JING-YANG 交通大學電子工程系 |
| Issue Date: | 2006 |
| Gov't Doc #: | NSC95-2220-E009-015 |
| URI: | http://hdl.handle.net/11536/89801 https://www.grb.gov.tw/search/planDetail?id=1279600&docId=234484 |
| Appears in Collections: | Research Plans |
- 單晶片系統驗證之核心技術開發---總計畫(III) / 周景揚;JOU JING-YANG
- 單晶片系統驗證之核心技術開發---子計畫四：單晶片系統設計流程之實體驗證(II) / 江蕙如;Jiang Iris Hui-Ru
- 單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(II) / 周景揚;JOU JING-YANG
- 單晶片系統驗證之核心技術開發-總計畫(I) / 周景揚;JOU JING-YANG
- 單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(II) / 黃俊達;Huang Juinn-Dar
- 單晶片系統驗證之核心技術開發---子計畫六：針對先進晶片設計的熱點驗證之完整熱模型與高效能熱分析(II) / 李育民;LEE YU-MIN
Loading...