標題: 單晶片系統驗證之核心技術開發-子計畫五:系統晶片布局設計後之驗證與最佳化平台研究(I)
Post-Layout Verification and Optimization Platform(I)
作者: 李毅郎
Li Yih-Lang
國立交通大學資訊科學學系(所)
公開日期: 2005
官方說明文件#: NSC94-2220-E009-043
URI: http://hdl.handle.net/11536/90509
https://www.grb.gov.tw/search/planDetail?id=1147362&docId=220368
Appears in Collections:Research Plans