ISM頻段前端金氧半電路直接降頻之無線收發機電路設計

Abstract

由於CMOS 技術日益成熟且今年CIC 已提供更先進的0.18um 及0.25um 的製程，使得 fT 頻率更高，射頻電路品質更好，且由於CMOS 技術具有高整合性、低成本、低功率消耗及 製作簡單等多項優點，因此SOC 是現在主要的趨勢。而近年來無線通訊的榮景，使得對於無 線收發機晶片的需求量大增，本計劃希望能做出使用在ISM band 的無線收發晶片，且由於接 收端使用直接降頻的方式，對於直流電壓偏移也提出一種解決方法。 本計畫主要分兩階段實行。首先第一階段在於做出接收機與發射機電路。第二階段在於 實現一個使用DC offset self-calibration 電路來解決direct-conversion 最critical 的問題。在第一 階段中，我們將發射端、接收端的基本方塊先加以完成，如低雜訊放大器、混波器、壓控震 盪器(環路震盪器)、鎖相迴路。低雜訊放大器我們預計採用cascode 的架構，用電阻及打線 wire 來代替傳統的電感；混波器是以single balance 為設計依據；環路震盪器採用四級串接， 每一級為差動的反向級；鎖相迴路使用integer N 的倍頻方式，做出offset-PLL 架構的發射機。 在第二階段中，主要目標在設計一個對直流電壓偏移有自我校正功能的電路，其中包含： 類比到數位轉換器、數位到類比轉換器、register。