對以智財單元為基系統晶片設計之驗證測試與診斷技術開發研究---子計畫I：系統晶片之軟硬體共驗證技術

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	董蘭榮	en_US
dc.contributor.author	Dung Lan-Rong	en_US
dc.date.accessioned	2014-12-13T10:33:28Z	-
dc.date.available	2014-12-13T10:33:28Z	-
dc.date.issued	2003	en_US
dc.identifier.govdoc	NSC92-2220-E009-003	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/92081	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=844245&docId=159989	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	對以智財單元為基系統晶片設計之驗證測試與診斷技術開發研究---子計畫I：系統晶片之軟硬體共驗證技術	zh_TW
dc.title	Study on System-on-Chip Hardware-Software Co-Verification Techniques	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電機與控制工程學系	zh_TW
顯示於類別：	研究計畫