深次微米互補式金氧半製程技術下之混合電壓輸出入界面電路與靜電放電防護電路的設計

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	柯明道	en_US
dc.contributor.author	KER MING-DOU	en_US
dc.date.accessioned	2014-12-13T10:36:18Z	-
dc.date.available	2014-12-13T10:36:18Z	-
dc.date.issued	2000	en_US
dc.identifier.govdoc	NSC89-2215-E009-103	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/93852	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=583886&docId=109706	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	深次微米互補式金氧半製程技術下之混合電壓輸出入界面電路與靜電放電防護電路的設計	zh_TW
dc.title	Design of Mixed-Voltage I/O Interface Circuits and On-Chip ESD Protection Circuits in Sub-Quarter-Micron CMOS IC's	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子工程學系	zh_TW
顯示於類別：	研究計畫

文件中的檔案：

若為 zip 檔案，請下載檔案解壓縮後，用瀏覽器開啟資料夾中的 index.html 瀏覽全文。