標題: | 抑制深次微米金氧半電晶體中能帶間穿隧漏電流引致性能劣化之設計規範 Design Guideline for Suppression of Band-to-Band Tunneling Leakage Induced Performance Degradation in Deep Submicron MOSFET's |
作者: | 陳明哲 CHEN MING-JER 國立交通大學電子工程研究所 |
關鍵字: | 穿隧;漏電流;劣化;深次微米;金氧半導體場效電晶體;Tunneling;Leakage current;Degradation;Deep submicron;MOSFET |
公開日期: | 1995 |
摘要: | 本計畫將以一年時間全力投注於攸關深次 微米金氧半元件技術可靠性的重要課題:穿隧 引致漏電流及其衍生性能劣化,以強化研究深 度、建立完整理論架構、實驗驗證,並提出量 化之設計規範以抑制此問題.理論架構涵蓋了 二維模擬漏電流解析式物理模式及性能劣化解 析式物理導向經驗公式,量測範圍在不同Stress 時間、不同高低溫、不同偏壓及不同脈衝條件 下為之,所量測的測試鍵涵蓋了不同閘氧化層 厚度,不同汲極結構及不同n/sup +/及p/sup +/攙雜 閘極層等,利用受到強力實驗支持的解析式漏 電流物理模式及性能劣化解析式物理導向經驗 公式,量化之設計規範將被提出以抑制在深次 微米金氧半元件中穿隧引致漏電流過大及其造 成性能劣化之問題. |
官方說明文件#: | NSC84-2215-E009-005 |
URI: | http://hdl.handle.net/11536/96731 https://www.grb.gov.tw/search/planDetail?id=186747&docId=32342 |
Appears in Collections: | Research Plans |