次微米互補式鎖住效應及靜電放電免疫力之工程改進

標題:	次微米互補式鎖住效應及靜電放電免疫力之工程改進 Engineering Improvements of Submicron CMOS Latchup/ESD Immunity
作者:	吳重雨交通大學電子研究所(NCTUELNG)
關鍵字:	鎖住效應;靜電放電;保護電路;矽控整流器;維持電壓;Latchup;ESD;Protection circuit;SCR;Holding voltage
公開日期:	1994
摘要:	本計畫可分成兩部分:(1)鎖住(Latchup):由以前的理論研究,已詳知各元件參數對Latchup特性的影響關係.本計畫著手於佈局(Layout)的間距( Spacing)上,以PISCES程式先做模擬,並對Trenchwith conductor結構做深入探討,以獲取間距上的工程實用資料做為實驗下線的依據,以期有效地大幅縮短Latchup Rules中Spacing;(2)ESD protection(靜電防護):在上年度的實驗中,已完成新的SCR layout形式,其VDD-to-VSS latchup的Holding voltage可高達17.5V,遠大於VDD的5V,已克服了ESD protection circuit內的 Latchup問題,本年度繼續在Layout及結構上做最佳化的改善,以符合IC產品上的使用要求.
官方說明文件#:	交大編號B83009
URI:	http://hdl.handle.net/11536/97120 https://www.grb.gov.tw/search/planDetail?id=120625&docId=20111
顯示於類別：	研究計畫