次微米互補式鎖住效應及靜電放電免疫力之工程改進

Full metadata record

DC Field	Value	Language
dc.contributor.author	吳重雨	en_US
dc.date.accessioned	2014-12-13T10:40:04Z	-
dc.date.available	2014-12-13T10:40:04Z	-
dc.date.issued	1994	en_US
dc.identifier.govdoc	交大編號B83009	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/97120	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=120625&docId=20111	en_US
dc.description.abstract	本計畫可分成兩部分:(1)鎖住(Latchup):由以前的理論研究,已詳知各元件參數對Latchup特性的影響關係.本計畫著手於佈局(Layout)的間距( Spacing)上,以PISCES程式先做模擬,並對Trenchwith conductor結構做深入探討,以獲取間距上的工程實用資料做為實驗下線的依據,以期有效地大幅縮短Latchup Rules中Spacing;(2)ESD protection(靜電防護):在上年度的實驗中,已完成新的SCR layout形式,其VDD-to-VSS latchup的Holding voltage可高達17.5V,遠大於VDD的5V,已克服了ESD protection circuit內的 Latchup問題,本年度繼續在Layout及結構上做最佳化的改善,以符合IC產品上的使用要求.	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	鎖住效應	zh_TW
dc.subject	靜電放電	zh_TW
dc.subject	保護電路	zh_TW
dc.subject	矽控整流器	zh_TW
dc.subject	維持電壓	zh_TW
dc.subject	Latchup	en_US
dc.subject	ESD	en_US
dc.subject	Protection circuit	en_US
dc.subject	SCR	en_US
dc.subject	Holding voltage	en_US
dc.title	次微米互補式鎖住效應及靜電放電免疫力之工程改進	zh_TW
dc.title	Engineering Improvements of Submicron CMOS Latchup/ESD Immunity	en_US
dc.type	Plan	en_US
dc.contributor.department	交通大學電子研究所(NCTUELNG)	zh_TW
Appears in Collections:	Research Plans