完整後設資料紀錄
| DC 欄位 | 值 | 語言 |
|---|---|---|
| dc.contributor.author | 項春申 | en_US |
| dc.date.accessioned | 2014-12-13T10:40:31Z | - |
| dc.date.available | 2014-12-13T10:40:31Z | - |
| dc.date.issued | 1994 | en_US |
| dc.identifier.govdoc | NSC83-0404-E009-030 | zh_TW |
| dc.identifier.uri | http://hdl.handle.net/11536/97582 | - |
| dc.identifier.uri | https://www.grb.gov.tw/search/planDetail?id=127646&docId=21349 | en_US |
| dc.description.abstract | 國科會自79年度推行MPC及81年推行CIC兩項服 務以來,使得學術界得享有IC設計的便利.本人 亦參與數次晶片實作,也曾獲得功能正確之電 路.目前CIC的方向是鼓勵採用益華(Cadence)公司 之軟體,同時,CIC在81年中推出四項新的製程(0.8 .mu.m DPDM、0.8.mu.m SPDM、1.0.mu.m BiCMOS及3.5.mu.m DPSM ).這許多的資源及機會,實為我們學術界推廣IC 設計之教學,研究的大好時機.然而,目前的問題 似乎也正是由於設計工具的改變,製程的更新,而造成設計者銜接上的困難.過去數年所設計 測試成功的晶胞(Cell),都有重新設計的必要.本 計畫即著眼於此,而希望能整理出一套針對CMOS 0.8.mu.m SPDM製程之晶胞庫,以利將來之設計.為了 延長此套晶胞庫的壽命,我們特別將其定位於 低功率之應用上,亦即電源(Supply voltage)為3.3V, 這也是往後數位IC的趨勢.我們預計以兩年的時 間及相當大量的人力,來投入這項計畫.除了閘 層次(Gate level)之晶胞外,我們也將設計算術功能的晶胞,如加法器及一些較大型的模組,如SRAM 、PLA等.這些晶胞也必須配合設計軟體環境,以 利使用. | zh_TW |
| dc.description.sponsorship | 行政院國家科學委員會 | zh_TW |
| dc.language.iso | zh_TW | en_US |
| dc.subject | 低功率 | zh_TW |
| dc.subject | 晶胞庫 | zh_TW |
| dc.subject | 電腦輔助設計 | zh_TW |
| dc.subject | 互補式金氧半導體 | zh_TW |
| dc.subject | Low power | en_US |
| dc.subject | Cell library | en_US |
| dc.subject | CAD | en_US |
| dc.subject | CMOS | en_US |
| dc.title | 超大型積體電路設計與計算機自動輔助設計---子計畫三：低功率互補式金氧半晶胞庫之設計 | zh_TW |
| dc.title | Low Power CMOS Cell Library Design | en_US |
| dc.type | Plan | en_US |
| dc.contributor.department | 國立交通大學電子工程研究所 | zh_TW |
| 顯示於類別： | 研究計畫 | |
