1. You are Here：

瀏覽 的方式： 關鍵字 junctionless

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 1 到 20 筆資料，總共 23 筆  下一頁 >
公開日期標題作者
1-一月-2020Characteristic Simulation of Hybrid Multilayer Junctionless Field Effect Transistors with Negative Capacitance EffectMa, Jun; Liu, Chien; Liu, Wei-Dong; Hung, Yu-Wen; Fan, Yu-Chi; Hsu, Hsiao-Hsuan; Zheng, Zhi-Wei; Cheng, Chun-Hu; 電子物理學系; Department of Electrophysics
1-六月-2013Device and Circuit Performance Estimation of Junctionless Bulk FinFETsHan, Ming-Hung; Chang, Chun-Yen; Chen, Hung-Bin; Cheng, Ya-Chi; Wu, Yung-Chun; 電子工程學系及電子研究所; Department of Electronics Engineering and Institute of Electronics
2014Ge Channel MOSFETs Directly on SiliconChen, Che Wei; Chung, Cheng-Ting; Chien, Chao Hsin; 電子工程學系及電子研究所; Department of Electronics Engineering and Institute of Electronics
1-一月-2019Self-Limited Low-Temperature Trimming and Fully Silicided S/D for Vertically Stacked Cantilever Gate-All-Around Poly-Si Junctionless Nanosheet TransistorsChung, Chris Chun-Chih; Ko, Chun-Ming; Chao, Tien-Sheng; 電子物理學系; Department of Electrophysics
1-一月-2018Self-organized gate stack of Ge nanosphere/SiO2/Si1-xGex enables Ge-based monolithically-integrated electronics and photonics on Si platformLiao, P. H.; Kuo, M. H.; Tien, C. W.; Chang, Y. L.; Hong, P. Y.; George, T.; Lin, H. C.; Li, P. W.; 電子工程學系及電子研究所; Department of Electronics Engineering and Institute of Electronics
1-二月-2018Vertically Stacked Cantilever n-Type Poly-Si Junctionless Nanowire Transistor and Its Series Resistance LimitChung, Chris Chun-Chih; Shen, Chiuan-Huei; Lin, Jer-Yi; Chin, Chun-Chieh; Chao, Tien-Sheng; 電子物理學系; Department of Electrophysics
2013以準分子雷射退火製作雙閘極無接面多晶矽薄膜電晶體之特性研究雷岱哲; Lei, Dai-Che; 鄭晃忠; Cheng, Huang-Chung; 電子工程學系 電子研究所
2013以薄膜工程製作次微米無接面銦錫氧化物薄膜電晶體及其特性分析黃宇安; Huang, Yu-An; 林鴻志; 黃調元; Lin, Horng-Chih; Huang, Tiao-Yuan; 電子工程學系 電子研究所
2012使用氧化薄化奈米尺度片狀通道之具PI型閘極無接面薄膜電晶體之製作與特性吳佳駿; Wu, Jia-Jiun; 張俊彥; 鄭晃忠; Chang, Chun-Yen; Cheng, Huang-Chung; 電子研究所
2015具背向閘極之混合式P/N通道無接面場效電晶體之研究吳宜剛; 張俊彥; 林鴻志; 黃調元; Wu, Yi-Kang; Chang, Chun-Yen; Lin, Horng-Chih; Huang, Tiao-Yuan; 電子工程學系 電子研究所
2016多晶矽超薄奈米帶無接面電晶體於不同基底絕緣材料之研究鄭茜珊; 趙天生; Cheng, Chien-Shan; Chao, Tien-Sheng; 電子物理系所
2010多晶鍺奈米線薄膜電晶體與無接面多晶矽奈米線場效電晶體製作與特性分析劉禹伶; Liou, Yu-Ling; 林鴻志; 黃調元; Lin, Horng-Chih; Huang, Tiao-Yuan; 電子研究所
2015平面式與三閘極結構之N型無接面多晶矽薄膜電晶體的研製與分析林政頤; Lin, Cheng-I; 林鴻志; 黃調元; Lin, Horng-Chih; Huang, Tiao-Yuan; 電子工程學系 電子研究所
2012應用於三維結構電路整合之薄膜電晶體趙天生; CHAO TIEN-SHENG; 國立交通大學電子物理學系（所）
2011應用於三維結構電路整合之薄膜電晶體趙天生; CHAO TIEN-SHENG; 國立交通大學電子物理學系（所）
2013應用於三維結構電路整合之薄膜電晶體趙天生; CHAO TIEN-SHENG; 國立交通大學電子物理學系（所）
2015應變在矽無接面奈米線電晶體上之效應呂玉琦; Lu, Yu-Chi; 趙天生; Chao, Tien-Sheng; 電子物理系所
2014新穎性奈米尺度多重閘極無接面電晶體之研究邵繼聖; Shao, Chi Shen; 張俊彥; Chang, Chun-Yen; 電子工程學系 電子研究所
2016氮化矽側壁硬式光罩方法製造環繞式閘極多晶矽奈米線電晶體之特性研究陳永宸; 林鴻志; Chen, Yung-Chen; Lin, Horng-Chih; 電子工程學系 電子研究所
2018管狀通道無接面多晶矽電晶體之製作與特性研究黃丞孝; 林鴻志; Huang, Cheng-Hsiao; Lin, Horng-Chih; 電子研究所
Showing results 1 to 20 of 23  next >