1. 目前位置：

瀏覽 的方式： 作者 CHEN CHENG

跳到： 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
或是輸入前幾個字：  
顯示 1 到 18 筆資料，總共 18 筆
公開日期標題作者
1997可延伸多處理機系統架構設計之研究－總計畫(II)陳正; CHEN CHENG; 交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---子計畫II：平行編譯技術及其環境之探討陳正; CHEN CHENG; 國立交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---子計畫I：可延伸性多處理機架構模擬評估環境之研製陳正; CHEN CHENG; 國立交通大學資訊工程學系
1998可延伸性多處理機系統架構設計之研究---子計畫一：可延伸性多處理機架構模擬評估環境之研製及相關平行化編譯技術之探討(III)陳正; CHEN CHENG; 交通大學資訊工程系
1997可延伸性多處理機系統架構設計之研究---子計畫四：可延伸性多處理機架構模擬評估環境之研製與相關平行化編譯技術之探討(II)陳正; CHEN CHENG; 交通大學資訊工程研究所
1996可延伸性多處理機系統架構設計之研究---總計畫(I)陳正; CHEN CHENG; 國立交通大學資訊工程學系
1998可延伸性多處理機系統架構設計之研究---總計畫(III)陳正; CHEN CHENG; 交通大學資訊工程系
2003在即時系統中探討具有容錯能力的動態工作排程法陳正; CHEN CHENG; 國立交通大學資訊工程學系
2000在叢集式多處理機架構中有關提昇記憶體效能方法之研究陳正; CHEN CHENG; 交通大學資訊工程系
2004在多重資料記憶體模組DSP架構下變數分割與指令排程方法之探討陳正; CHEN CHENG; 國立交通大學資訊工程學系
2000平行編譯環境中利用切割技術來最大化不規則相依迴圈平行度方法之探討陳正; CHEN CHENG; 國立交通大學資訊工程研究所
1999平行編譯環境中有關不規則相依迴圈平行化方法之探討陳正; CHEN CHENG; 交通大學資訊工程系
2001針對多重數位訊號處理機 (DSP) 指令平行化方法之探討及其模擬評估環境之研製陳正; CHEN CHENG; 國立交通大學資訊工程學系
2005針對多重資料記憶體模組DSP架構探討指令排程法陳正; CHEN CHENG; 國立交通大學資訊工程學系(所)
2006針對數位訊號處理器架構探討低功率消耗及降低程式儲存容量之指令排程法陳正; CHEN CHENG; 國立交通大學資訊工程學系(所)
2002針對系統晶片 (SoC) 架構工作排程方法之探討及其模擬評估環境之研製陳正; CHEN CHENG; 交通大學資訊工程系
1993高性能多元處理系統設計環境之研製陳正; CHEN CHENG; 交通大學資訊工程研究所
1995高性能多元處理系統設計環境之研製(III)陳正; CHEN CHENG; 國立交通大學資訊工程研究所
顯示 1 到 18 筆資料，總共 18 筆