<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

Filters

1999 - 199922000 - 2009142010 - 20113

Settings

🏛️國立陽明交通大學機構典藏

Author: search.filters.author.Chung Steve SHas files: Yes

Search Results

Now showing 1 - 10 of 19
  • Thumbnail Image
    Item type:Item,
    下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
    (2009)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
  • Thumbnail Image
    Item type:Item,
    利用氘化及氮化處理製備高可靠性薄閘氧化層深次微米NMOS元件
    (2000)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    用於快閃式記憶元件及電路性能與可靠性模擬的元件模式
    (2000)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
    (2009)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
    為了克服CMOS 元件的微縮極限，90 奈米以下的CMOS 技術上，運用各種應力來增 強通道載子移動率，可以大幅提昇驅動電流大小。這種應力結構，其有效的方法分為 二類，其一是單向應力(uniaxial strain)，屬於一維的形變，以利用製程為之；另一則是 biaxial strain，屬二維的形變，最普遍的方法是將矽通道層長在矽鍺層(SiGe)上面。我 們最近的研究發現，載子移動率提昇越多，元件可靠性將越差，uniaxial strain 或biaxial strain 對電流的提昇，則有不同的效果。本計劃的目的有二：其一是探討各種不同strain 對元件電流提昇的影響，該類元件的彈道傳輸(ballistic transport)特性，另一則是傳輸特 性與可靠性間的關係，以獲致高元件性能及高可靠性的最佳化設計。 本計劃為期三年。第一年目標是研製各種strain(即uniaixal strain、biaxial 及二者組合的 multiple-stressor)的nMOS 元件，進而探討其傳輸特性的量測方法研究。首先，我們須 設計製作超薄閘氧化層(100)-surface nMOS 元件一批，採用不同的strain 方式。其次， 量化元件傳輸特性的主要參數(transport parameter)（入射速度及反射係數），以建立傳 輸特性參數，並且探討該參數與可靠性受應力影響的程度。 第二年計劃，我們將採用不同的strain 結構於pMOS 元件的製作。運用第一年的研究 方式，首先，我們需設計製作各種strain 結構(110)-surface pMOSFET 元件，延續第一 年的transport 理論，實驗計算transport 參數，可靠性量測，尤其探討pMOS 可靠性的 關鍵，即負偏壓不穩特性(NBTI)可靠性。最後則研究應力對於傳輸特性參數及元件可 靠性的影響。探討何種應力結構有較佳的傳輸參數及優異的可靠性。 第三年計劃，運用前二年製作的元件，探討multiple-stressor 元件的傳輸參數及可靠性 建立transport 參數及可靠性的技術藍圖(technology roadmap)，nMOS 與pMOS 元件的 性能與可靠性設計準則及roadmap。這二項成果可以提供未來ITRS roadmap 討論時參 考。將有助於建立下一世代奈米CMOS 元件採用混合式基片(hybrid substrate) CMOS 技術時，strain 結構CMOS 元件的最佳設計準則。
  • Thumbnail Image
    Item type:Item,
    奈米CMOS元件不均勻、雜和氧化層缺陷導致臨限電壓變異之研究(I)
    (2010)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
    CMOS 元件通道長度的微小化，趨動電流的提升、閘極氧化層漏電流，可分別運用應力技術 (strained technique)、high-k 加上metal gate 來克服。唯獨短通道效應或通道掺雜引起的臨限 電壓變異性(Vth Variability)目前尚未能夠良好的解決，它源自於通道中的掺雜(dopant)，在面 積很小的情況下，其密度的多寡與分佈的不均勻(nonuniform)會影響到Vth，此效應稱之為 Random Dopant Fluctuation(RDF)。RDF 對Vth Variation 的影響會隨著製程條件與元件結構的 不同而有所改變。我們延續過去在CMOS 元件應力技術的研究成果，以及發展的各種可靠 性量測法，來研究RDF 及另一新穎的效應：稱之為Random Trap Fluctuation(RTF)，以了解 更小元件改進RDF 及RTF 的有效CMOS 元件設計方式。計劃目的有四：其一是探討次奈米 世代CMOS 元件RDF(Random Dopant Fluctuation)導致的Vth Variation 與元件結構製程參數 相關性。其二是利用電流雜訊量測法（ID-RTN），探討各種strained-Si 元件，Hot carrier stress 效應下，RTF(Random Trap Fluctuation)導致的Vth Variation 及可靠性的關聯性。其三是，利 用傳輸理論，了解RDF 及RTF 對趨動電流的影響，最後，將它應用於FinFET 結構的研究， 且以SRAM 為Test Vehicle 來驗證此一Vth variation 的改進方法。 本計劃為期三年。第一年目標是運用園區廠商先進的 28nm 製程研製bulk control CMOS 元 件和strained Si -SiGe/SiC CMOS 等先進元件，建立Takeuchi plot 與元件各製程參數的相關 性，進行RDF(Random Dopant Fluctuation)導致的Vth Variation 的研究。接著探討可靠性行 為，利用吾人在2009VLSI 發展的電流雜訊量測法（ID-RTN），探討bulk control CMOS 元 件RTF(Random Trap Fluctuation)導致的Vth Variation 及可靠性的關聯性。 第二年計劃，是探討strained-Si CMOS 元件中，strain 造成的Vth variation。其次，運用電流 雜訊量測法（ID-RTN），探討Random Trap Fluctuation 導致的 variation、以及運用傳輸理論， 探討Vth variation 和driving current 間的關聯性。以了解strained CMOS 元件在趨動電流、可 靠性及導致Vth Variation 的設計準則。 第三年計劃，我們將研究 Vth variation 對FinFET 元件的影響。透過利用FinFET 結構降低 channel impurity 可以有效改善Vth variation 並維持良好的短通道效應，這都有待驗證。探討 主題包括FinFET 元件的Vth variation，RTN 的研究、以及FinFET 傳輸特性等，探討何種 製程參數及設計有較佳的抑制Vth variation 能力。最後將以SRAM cell 做為Test vehicle 來 驗證此一結構用於提昇雜訊邊限(noise margin)的能力。 總之，本計畫的進行，將發展一系列的研究方法，配合更小尺寸 28nm 元件的製作，探討 Bulk-CMOS、strained-Si CMOS、及FinFET CMOS 三種不同元件，Random Dopant Fluctuation 及Random Trap Fluctuation 造成Vth variation 的影響和driving current 間的關聯性，及利於發 展未來更小尺寸CMOS 元件的製程及元件設計，除了學術研究外，這對於產業應用，有立 即的幫助。
  • Thumbnail Image
    Item type:Item,
    下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
    (2010)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
  • Thumbnail Image
    Item type:Item,
    下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
    (2011)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
  • Thumbnail Image
    Item type:Item,
    先進低電壓低功率及高效能快閃式記憶體之研究(I)
    (2001)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    高介電閘氧化層深次微米MOS元件電漿製程傷害可靠性之研究
    (2001)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系
  • Thumbnail Image
    Item type:Item,
    P通道快閃式記憶元件在長時間寫入抹除後由熱載子導致的可靠性問題研究
    (1999)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系