<link rel="stylesheet" href="styles.cf390c6bfbe7555f.css">

學術出版;;Publications

Permanent URI for this communityhdl:11536/1

收集所有交通大學研究人員與學生個人或團體所發表之各項學術著作，涵蓋期刊論文、教師專書、學位論文等項。;;Collections of Publications of NCTU Researchers and Students Like Journal Papers and Thesis.

Browse

Filters

1995 - 199932000 - 20103

Settings

🏛️國立陽明交通大學機構典藏

Author: search.filters.author.Chung Steve SSubject: search.filters.subject.Reliability

Search Results

Now showing 1 - 6 of 6
  • Thumbnail Image
    Item type:Item,
    奈米CMOS元件不均勻、雜和氧化層缺陷導致臨限電壓變異之研究(I)
    (2010)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系及電子研究所
    CMOS 元件通道長度的微小化，趨動電流的提升、閘極氧化層漏電流，可分別運用應力技術 (strained technique)、high-k 加上metal gate 來克服。唯獨短通道效應或通道掺雜引起的臨限 電壓變異性(Vth Variability)目前尚未能夠良好的解決，它源自於通道中的掺雜(dopant)，在面 積很小的情況下，其密度的多寡與分佈的不均勻(nonuniform)會影響到Vth，此效應稱之為 Random Dopant Fluctuation(RDF)。RDF 對Vth Variation 的影響會隨著製程條件與元件結構的 不同而有所改變。我們延續過去在CMOS 元件應力技術的研究成果，以及發展的各種可靠 性量測法，來研究RDF 及另一新穎的效應：稱之為Random Trap Fluctuation(RTF)，以了解 更小元件改進RDF 及RTF 的有效CMOS 元件設計方式。計劃目的有四：其一是探討次奈米 世代CMOS 元件RDF(Random Dopant Fluctuation)導致的Vth Variation 與元件結構製程參數 相關性。其二是利用電流雜訊量測法（ID-RTN），探討各種strained-Si 元件，Hot carrier stress 效應下，RTF(Random Trap Fluctuation)導致的Vth Variation 及可靠性的關聯性。其三是，利 用傳輸理論，了解RDF 及RTF 對趨動電流的影響，最後，將它應用於FinFET 結構的研究， 且以SRAM 為Test Vehicle 來驗證此一Vth variation 的改進方法。 本計劃為期三年。第一年目標是運用園區廠商先進的 28nm 製程研製bulk control CMOS 元 件和strained Si -SiGe/SiC CMOS 等先進元件，建立Takeuchi plot 與元件各製程參數的相關 性，進行RDF(Random Dopant Fluctuation)導致的Vth Variation 的研究。接著探討可靠性行 為，利用吾人在2009VLSI 發展的電流雜訊量測法（ID-RTN），探討bulk control CMOS 元 件RTF(Random Trap Fluctuation)導致的Vth Variation 及可靠性的關聯性。 第二年計劃，是探討strained-Si CMOS 元件中，strain 造成的Vth variation。其次，運用電流 雜訊量測法（ID-RTN），探討Random Trap Fluctuation 導致的 variation、以及運用傳輸理論， 探討Vth variation 和driving current 間的關聯性。以了解strained CMOS 元件在趨動電流、可 靠性及導致Vth Variation 的設計準則。 第三年計劃，我們將研究 Vth variation 對FinFET 元件的影響。透過利用FinFET 結構降低 channel impurity 可以有效改善Vth variation 並維持良好的短通道效應，這都有待驗證。探討 主題包括FinFET 元件的Vth variation，RTN 的研究、以及FinFET 傳輸特性等，探討何種 製程參數及設計有較佳的抑制Vth variation 能力。最後將以SRAM cell 做為Test vehicle 來 驗證此一結構用於提昇雜訊邊限(noise margin)的能力。 總之，本計畫的進行，將發展一系列的研究方法，配合更小尺寸 28nm 元件的製作，探討 Bulk-CMOS、strained-Si CMOS、及FinFET CMOS 三種不同元件，Random Dopant Fluctuation 及Random Trap Fluctuation 造成Vth variation 的影響和driving current 間的關聯性，及利於發 展未來更小尺寸CMOS 元件的製程及元件設計，除了學術研究外，這對於產業應用，有立 即的幫助。
  • Thumbnail Image
    Item type:Item,
    EPROM記憶元件中熱電子效應的可靠性研究
    (1995)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程研究所
    在現今的電子工業裡,非揮發性(Nonvolatile)的 半導體記憶元件占了一個非常重要的地位.而 元件的可靠性則是顯示元件特性的一種指標, 其中又以熱電子效應引起的可靠性問題最為重 要.因此,本計畫中我們將發展一套分析記憶元 件可靠性的方法.EPROM(Electrically programmable read-only memory)元件是以熱載子注入(Hot carrier injecction)浮閘的方式來達成其Programming的操作, 在這種高電壓的操作模式下,會造成Si和Oxide界 面間的Oxide trapped charges(Qox)和Interface trap(Nit) generation,進而對元件的一些重要特性產生影響, 如Programming time、Threshold voltageshift和Data retention等,所以可靠性的研究便成為記憶元件 中不可缺少的工作之一.但是在傳統的電腦輔 助設計上,以往對於上述的效應所引起的退化 機制卻無提供適當的方法去評估,所以在本計 畫中將考慮Qox及Nit對於該元件上列特性的影響及分析.在本計畫中,我們將首先推導出考慮能 量傳輸(Energytransport)且具準確性的閘極電流模 式,其中除了加上時間的因素外,並將造成可靠 性問題的Qox及Nit兩個物理量納入考慮,至於Qox 及Nit的分析是採用電荷幫浦法(Charge pumping method),閘極電流的計算結果則以實驗測量加以 驗證;而Qox及Nit的分析則可利用二維元件模擬 器驗證其正確性.最後,我們擬就EPROM元件的暫 態特性做完整的研究,並以我們所發展的閘極 電流模式來分析其在長時期使用下熱電子效應 所引起的可靠性問題.
  • Thumbnail Image
    Item type:Item,
    高介電閘氧化層深次微米MOS元件電漿製程傷害可靠性之研究
    (2001)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系
  • Thumbnail Image
    Item type:Item,
    P通道快閃式記憶元件在長時間寫入抹除後由熱載子導致的可靠性問題研究
    (1999)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    薄閘氧化層深次微米n-MOS元件的熱載子可靠性分析
    (1999)
    莊紹勳
    ;
    Chung Steve S
    ;
    交通大學電子工程系
  • Thumbnail Image
    Item type:Item,
    不同型摻雜材料浮動閘極快閃式記憶元件可靠性問題之研究
    (2000)
    莊紹勳
    ;
    Chung Steve S
    ;
    國立交通大學電子工程學系