| 標題: | 奈米級混合信號式電路技術---子計畫四：奈米級CMOS製程之積體電路靜電放電防護技術 ESD Protection Techniques for Nanoscale CMOS Integrated Circuits |
| 作者: | 柯明道 KER MING-DOU 國立交通大學電子工程學系及電子研究所 |
| 公開日期: | 2010 |
| 官方說明文件#: | NSC98-2221-E009-113-MY2 |
| URI: | http://hdl.handle.net/11536/100345 https://www.grb.gov.tw/search/planDetail?id=2010479&docId=328974 |
| Appears in Collections: | Research Plans |
Files in This Item:
If it is a zip file, please download the file and unzip it, then open index.html in a browser to view the full text content.
- 奈米級混合信號式電路技術---子計畫四：奈米級CMOS製程之積體電路靜電放電防護技術 / 柯明道;KER MING-DOU
- 奈米CMOS之高性能類比數位混合信號關鍵電路設計技術---子計畫二：極低寄生電容之靜電放電防護技術以應用於超高速/超高頻積體電路 / 柯明道;KER MING-DOU
- Whole-chip ESD protection strategy for CMOS integrated circuits in nanotechnology / Ker, MD;Jiang, HC
- ESD (Electrostatic Discharge) protection design for nanoelectronics in CMOS technology / Ker, Ming-Dou
Loading...