適用於10Gb/S有線通訊之類比前端積體電路設計技術

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	蔡嘉明	en_US
dc.contributor.author	Tsai Chia-Ming	en_US
dc.date.accessioned	2014-12-13T10:48:42Z	-
dc.date.available	2014-12-13T10:48:42Z	-
dc.date.issued	2009	en_US
dc.identifier.govdoc	NSC98-2221-E009-136-MY2	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/101407	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=1898760&docId=314439	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	適用於10Gb/S有線通訊之類比前端積體電路設計技術	zh_TW
dc.title	Analog Front-End IC Design for 10Gb/S Wireline Communication Applications	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子工程學系及電子研究所	zh_TW
顯示於類別：	研究計畫