全數位鎖相迴路設計與應用之研究(II)

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	李鎮宜	en_US
dc.contributor.author	LEE CHEN-YI	en_US
dc.date.accessioned	2014-12-13T10:51:01Z	-
dc.date.available	2014-12-13T10:51:01Z	-
dc.date.issued	2000	en_US
dc.identifier.govdoc	NSC89-2218-E009-072	zh_TW
dc.identifier.uri	http://hdl.handle.net/11536/102459	-
dc.identifier.uri	https://www.grb.gov.tw/search/planDetail?id=597353&docId=112567	en_US
dc.description.sponsorship	行政院國家科學委員會	zh_TW
dc.language.iso	zh_TW	en_US
dc.title	全數位鎖相迴路設計與應用之研究(II)	zh_TW
dc.title	The Study of all Digital Phase Lock Loop Design and Its Applications(II)	en_US
dc.type	Plan	en_US
dc.contributor.department	國立交通大學電子工程學系	zh_TW
顯示於類別：	研究計畫