靜電放電防護電路

Abstract

本發明係一種靜電放電防護電路，其應用於具有高低壓混合介面之電路上，本發明利用閘極耦合技術來達到靜電放電防護效果，當靜電發生於輸入/輸出銲墊時，一電容會耦合靜電電壓，並分別經由一第一二極體與一第二二極體，來提高一疊接NMOS之上層與下層NMOS的閘極電位，藉此讓上層與下層NMOS產生通道，以幫助靜電更有效透過該疊接NMOS而導通至地。本發明在具有疊接NMOS架構之高低壓混合介面電路上設置觸發電路，以利用閘極耦合技術觸發導通該疊接NMOS，藉此增進疊接NMOS之靜電放電防護能力，並改善習知靜電放電防護電路無法直接套用於疊接 NMOS結構或需外加極大保護元件等缺失。