利用多層閘極之增強型應力記憶技術製作在n型金氧半場效電晶體之研究

Abstract

在本篇論文的研究中，我們利用控制電子通道中殘留應力的技術來製作n 型金氧半場效應電晶體，電子通道中應力的主要來源是利用元件尚未定義出閘極前覆蓋一層Si3N4 薄膜，接著快速退火，然後去除Si3N4 薄膜(SPFT technique)，利用Si3N4薄膜本身具有的高應力特性及多晶矽內部結構改變，產生殘留的應變，進而達到改善電子遷移率的目的。此外，我們利用非晶矽及複晶矽兩種堆疊的結構加上SPFT技術製作元件，這種結構的優點主要是可以增加電子通道中應力的大小，使電子遷移率的增加幅度能夠更加顯著，我們發現同時利用閘極堆疊結構及這種方式可以有效提昇元件的電導達24%。以上所有的元件部份，最後皆有附加一層接觸孔蝕刻停止層(CESL)，使得這項技術可以廣泛的使用在製程內而不會有應力減小的效果。我們相信利用控制電子通道中應力的大小來改善電流驅動能力在未來CMOS 元件技術的發展上將扮演非常重要的角色。

Abstract

An enhanced stress memorization technique (SMT) has been demonstrated by multiple strain-gate engineering that utilizes strain proximity free technique (SPFT) and a stacked a-Si/poly-Si gate structure. It is found that the transconductance (GM) of nMOFETs with SPFT exhibits an 18% increase compared to that of counterparts. The SPFT can prevent the limitation of stressor volume for performance improvement in high density CMOS circuits. We also found that the optimization of stacked a-Si/poly-Si gate structure and combine with the SPFT can improve the GM further to 24% more than the single-poly-Si gate structure without SPFT.