完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 夏文忠 | en_US |
dc.contributor.author | 陳昌居 | en_US |
dc.date.accessioned | 2014-12-12T01:58:17Z | - |
dc.date.available | 2014-12-12T01:58:17Z | - |
dc.date.issued | 2003 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#GT009117567 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/50057 | - |
dc.description.abstract | 為達到低耗能電路設計之目的,估算在閘層時的能量消耗是主要的關鍵之一。在互補金屬氧化物導體之組合電路中,估算能量消耗可以藉由量測訊號變換的次數來達成。在本論文中,我們提出結合FR-Vector 和“布林逼近法”的新方法。這個方法使用機率的觀念,以時間分割加入時間關聯性的考量,甚至更進一步用泰勒展開式的逼近法以處理電路間的空間關聯性,然後用少量的資料就可以模擬出危障、延遲以及重聚合電路的影響。我們將我們的方法、FR-Vector 及Cadence NC-VHD對十八個MCNC的標竿電路做模擬,並比較所得的結果。得到的結果顯示我們的方法遠比原FR-Vector減低了每一個邏輯閘上的平均加權誤差值,可從6.09個百分點降到2.77個百分點。同時,更大幅降低了誤差的尖峰值-由23.74個百分點降到13.24個百分點。最後,我們的方法不僅改進了原使用FR-Vector時會產生的誤差,執行時間也幾乎與原FR-Vector相近。比起使用NC-VHDL模擬電路所花費的時間,差距更可到達三十多倍。實際上,相對於對我們的方法而言,因為電路大小對NC-VHDL的影響更為明顯,所以在實際的電路中,增加的速度更將不止於三十倍(實際電路通常會比我們所測的標竿電路為大)。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | FR向量 | zh_TW |
dc.subject | 布林逼近法 | zh_TW |
dc.subject | 訊號變化活動 | zh_TW |
dc.subject | 重聚合電路 | zh_TW |
dc.subject | FR-Vector | en_US |
dc.subject | boolean approximation method | en_US |
dc.subject | switching activity | en_US |
dc.subject | reconvergent circuit | en_US |
dc.title | 運用具有變化關聯性之FR向量以分析訊號變化活動 | zh_TW |
dc.title | Switching activity analysis with FR-vector considering transition correlation | en_US |
dc.type | Thesis | en_US |
dc.contributor.department | 資訊科學與工程研究所 | zh_TW |
顯示於類別: | 畢業論文 |