一種用於數位電路偵錯之隨機測試方法

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	張耀北	en_US
dc.contributor.author	Zhang, Yue-Bei	en_US
dc.contributor.author	鄧啟福	en_US
dc.contributor.author	Deng, Qi-Fu	en_US
dc.date.accessioned	2014-12-12T02:02:06Z	-
dc.date.available	2014-12-12T02:02:06Z	-
dc.date.issued	1980	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT694430026	en_US
dc.identifier.uri	http://hdl.handle.net/11536/51393	-
dc.description.abstract	對於組合及同步時序邏輯電路的偵錯，本文提出一種隨機測試方法，它只需六道線路輸出端邏輯－出現或然率的正確值，以及使用者所要求的測試品質，即可估計隨機序列所需輸入的長度。經由實驗的結果顯示本方法的正確率確如所期待。本方法從上程觀點看是非常具有值。 #2811443 #2811443	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	數位電路偵錯	zh_TW
dc.subject	隨機測試方法	zh_TW
dc.subject	電子工程	zh_TW
dc.subject	ELECTRONIC-ENGINEERING	en_US
dc.title	一種用於數位電路偵錯之隨機測試方法	zh_TW
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文