一個超大型積體電路硬體描述語言的設計與製作

Abstract

在這篇論文裡，我們提出一個描述數位超大型積體電路的硬體語言。很多硬體上的特 性，如非同步、並行、管線和時序等，可在我們提出的硬體語言描述。在我們提出的 硬體描述語言，設計者可以由上至下的方式，將一個系統分成很多彼此連接的副系統 。我們設計和發展了一個有效率的功能層次模擬器和多層次的證實。同時，我們也設 計了一個邏輯轉換，可將使用者所描述的系統，轉換成邏輯式子和時態變，化這些可 供給未來作為邏輯綜合。