一種以路徑終止於停止線為法則的測試圖樣產生器

完整後設資料紀錄

DC 欄位	值	語言
dc.contributor.author	莊世任	en_US
dc.contributor.author	ZHUANG, SHI-REN	en_US
dc.contributor.author	李崇仁	en_US
dc.contributor.author	LI, CHONG-REN	en_US
dc.date.accessioned	2014-12-12T02:04:24Z	-
dc.date.available	2014-12-12T02:04:24Z	-
dc.date.issued	1986	en_US
dc.identifier.uri	http://140.113.39.130/cdrfb3/record/nctu/#NT752430018	en_US
dc.identifier.uri	http://hdl.handle.net/11536/52917	-
dc.description.abstract	本論文針對組合邏輯電路之測試發展了一套產生測試圖樣之軟體程式。此程式結合了過去許多程式的優點，並增加一些策略。利用執行十個測試之標準範例電路，顯示出本程式較過去的作法有較高之效率。程式由C 語言寫成並建立在VAX －１１／７８０UNIX作業系統上。	zh_TW
dc.language.iso	zh_TW	en_US
dc.subject	路徑終止	zh_TW
dc.subject	停止線	zh_TW
dc.subject	測試圖樣產生器	zh_TW
dc.subject	軟體程式	zh_TW
dc.subject	C 語言	zh_TW
dc.subject	VAX-11/780 UNIX	en_US
dc.title	一種以路徑終止於停止線為法則的測試圖樣產生器	zh_TW
dc.type	Thesis	en_US
dc.contributor.department	電子研究所	zh_TW
顯示於類別：	畢業論文