利用鬆弛方式之金氧半超大型積體電路時序模擬器

Abstract

由於積體電路技術的進步，大型且複之雜之系統現在能夠整合在一晶片上。若使用傳 統之線路模擬器來模擬這類大線路則將會因使用太多之時間而變得不實際。為了縮短 模擬時間，在這篇論文中，提出了利用鬆弛方式之超大型積體電路時序模擬器。它使 用時間增加非線性高斯－塞德鬆弛技巧將線路方程式分割以避免去解大而稀疏之矩陣 。為了增加模擬速度，我們推導出一個容易模擬之金氧半線路時序模式，同時建立一 個金氧半元件查表方式之模式。此模式不僅和測量值相比誤差很小同時使得計算金氧 半線路之等效電路非常快速。在此論文中我們更提出一個次線路技巧來模擬有很強藕 合及迴路之線路，因而彌補當使用鬆弛技巧來模擬這類線路時收斂速度太慢之缺點。 基於上列之技巧及一個新的可變局部時距控制方式，我們發展出一個模擬程式一魔塔 。它的模擬結果顯示其速度約為SPICE２G．５之百倍以上而同時維持相當好之精確度 。為了使魔塔在將來能在硬體模擬機器上發展，我們對線路及法則之平行性君以探討 同時也提出可能之硬體架構。最後，我們提出一個脈縮陣列來解次線路矩陣以減少解 次線路所花之時間。