标题: 一个并行图样混合阶层错误模拟器
作者: 黄志松
HUANG, ZHI-SONG
李崇仁
沈文仁
LI, CHONG-REN
SHEN, WEN-REN
电子研究所
关键字: 并行图样混合阶层;模拟器;讯号传输行为;定值错误;交换阶层线路;定关错误;逻辑闸线 路;错误传输
公开日期: 1988
摘要: 本篇论文乃是提述一个并行图样混合阶层错误模拟器程式的原理形成、程式架构和实
验。该模拟器可模拟传统的定值错误及交换阶层线路上的电晶体定开或定閞错误。该
模拟器可将在传统上只使用于逻辑闸线路上的并行图样单一错误传输的策畈运用于交
换阶层的线路之上,如此可使得模拟交换阶层线路错误的速度加快很多。
该模拟器自行定义了三个运算子,这些运算子乃是用来效效交换阶层线路上的讯号传
输行为,并将这些行为透过交换阶层线路上节点状态的编码,转换成真正的布行运算
式。如此对交换阶层线路的并行图样求值才能实行。我们将欲处理的交换阶层线路分
割成一个一个的〞群〞。〞群〞是被处理的基本单位,就像单一逻辑闸在逻辑阶层线
路上的角色一般。如果一个〞群〞的并行图样求值可被实行,则整个交换阶层线路的
节点状态就可一个群、一个群地被求出来。我们也提出了一个可以用来对一个群作并
行图样求值的法值。利用此法则和我们自己定义的三个运算子,交换阶层线路的并行
图样求值便可被实行。此外,利用此法则及三个运算子,我们也求出七个交换阶层闸
的符号表示式来。据此,逻辑闸便可被处理,因而形成了一个混合阶层的错误模拟器

由实验结果显示该模拟器不论在逻辑阶层线路或交换阶层线路均比一般传统的错误模
拟器来的有效率。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT772430014
http://hdl.handle.net/11536/53877
显示于类别:Thesis