以資料流方式設計的有限場可測性乘法器

Abstract

有限場的算術運算已經有廣泛的應用，例如密碼、編碼理論及計算機算術，在有限場 的算術運算中，加法運算就是邏輯運算中的Exc-lusive-or， 沒有進位，而乘法運算 是最複雜而且最浪費時間的。在這篇論文裡，我們針對有限場的乘法運算展開研究， 找出一個適合VLSI製作的演算法，然後將此演算法對應至兩個不同連線方式的三度空 間關係圖（Dependence Graph），再根據時間一空間轉換定理，取出投影方向及時間 函數，對應至二度空間的關係圖（Dependence Grpah），得到兩個較適合的乘法器架 構，這是個系統化的設計方法。接著進行此兩個乘法器的設計工作，我們計完成了邏 輯設計與模擬，互補金氧半電路設針與模擬，乃至佈局與印證等工作。最後我們利用 C-可測性（C-Testable）的關念，將設針稍加改進，使得不論陣列大小，皆可用固定 數目的測試樣本，達到完全測試的目的，而完成了一個可測試的有限場乘法器。 另外，我們也改良Scott-Travares-Peppard的乘法器線路，提出新的設計觀念，以 Dependence Graph的觀點來設計線路，達到使線路適合VLSI製作的目的：繞線規則， 有相同的模組，連線局部化，設計系統化，有可擴張的能力。這就是這篇論文的主要 內容。