可測試性設計規則檢查器

Abstract

本論文提述一個建立在LSSD設計的“可測試性設計規則檢查器”，以及兩個轉換程式 ，分別命名為CTRAN 以及FTRAN 。此檢查器測試邏輯線路是否符合可測試性的LSSD設 計規則。此種方法的技巧與邏輯摹擬相似，提供快速、有效的檢查且能接受相當大的 線路。此外，本檢查器亦提供相當清晰而明確的訊息以輔助線路設計者修正他們的設 計，最重要的一點乃此命名為TDRC的檢查器相當好用且不需新的知識。 由於我們相信LSSD設計將成為可測試性設計的主流，故本論文亦提述一個簡單的方法 將一個非LSSD的循序線路轉換成為LSSD的線路。本方法乃藉著假設的前提下將一個由 D 正反器、I-K 正反器或T 正反器所設計的循序線路，換成LSSD的基本儲存元件-SRL ，並安排掃描時鐘（Scan clock）、掃描路徑（Scan path） ，以符合LSSD的設計規 則。此程式命名為 CTRAN。 另一個轉換程式稱為FTRAN 乃是將TDRC檢查器與一個測試圖樣產生器聯結以建構一個 完全的自動測試系統。此系統皆已經以C 語言寫成並建立在SUN ╱３ 的工作站上。