标题: | 高速互补式金氧半浮点乘加运算积体电路设计以多余二位元表示之研究 |
作者: | 吴基立 WU, JI-LI 沈文仁 SHEN, WEN-REN 电子研究所 |
关键字: | 互补式金氧半;运算;积体电路;二位元;数位讯号处理;影像处理 |
公开日期: | 1988 |
摘要: | 连续的乘和累加在数位讯号处理和影像处理上是最基本是最耗时间的运算,尤其在影 像处理上更是重要。一般用途的CPU(Central Processing Unit)已无暇让乘和累加 占去太多的时间,而必须由额外的电路,也就是额外的晶片,(Chip)来担任此项任 务,以便能高速运行。所以本论文中,提出一种以RBR(Redundant Binary Represen tation)为基础的高速互补式金氧半浮点乘加器的架构。 架构中,改良了三个部分,(一).假数部分:部分乘积项必须先转换成RBR, 再利 用RBA(Redundant Binary Addition)无进位传递的特性相加,也就是不受运算元长 度限制和计算时间一定,使所得乘积之结果,可不必转换为2补数的型态,直接以 RBR 的型式累加,最后才以修正进位跳跃加法器转换成二位元的形式输出。(二). 指数部分:以两个接连的CSA 的单元做加减的处理,省去了8位元的进位传递。(三 ).符号部分:则是在不会造成延迟下并行处理。同时吾人亦克服此架构中内部介面 的问题,并溶入时间、面积的效益问题;乘的时间复杂度为0(logn)比传统阵列乘 的时间复杂度0(n) 快了许多,并省去乘积后的CLA 与2补数电路的符号转换的处 理,直接以RBR 做位移的处理,并以修正进位跳跃加法器做最后转换成SM(Sign Mag nitude)的工作。显示时间与面积皆做最佳的处理。 架构中所采行的是,平行、导管(Pipeline)的处理,静态(Satatic)CMOS 的电路 ,IEEE的标准格式,最后经Daisy 工具的逻辑模拟结果,以2微米CMOS标准单元的技 术,32位元的浮点乘加器,已能在70ns内完成一次的乘加动作。 |
URI: | http://140.113.39.130/cdrfb3/record/nctu/#NT772430054 http://hdl.handle.net/11536/53922 |
显示于类别: | Thesis |