完整後設資料紀錄
DC 欄位 | 值 | 語言 |
---|---|---|
dc.contributor.author | 黃弘一 | en_US |
dc.contributor.author | HUANG, HONG-YI | en_US |
dc.contributor.author | 吳重雨 | en_US |
dc.contributor.author | WU, CHONG-YU | en_US |
dc.date.accessioned | 2014-12-12T02:05:53Z | - |
dc.date.available | 2014-12-12T02:05:53Z | - |
dc.date.issued | 1988 | en_US |
dc.identifier.uri | http://140.113.39.130/cdrfb3/record/nctu/#NT772430070 | en_US |
dc.identifier.uri | http://hdl.handle.net/11536/53940 | - |
dc.description.abstract | 超大型積體電路因繞線問題造成的負載,降低電路的速度及系統之功能,多值邏輯可 決定上述的缺點,而三進位邏輯電路則具有最低消費及較容易設計。本論文乃設計一 種新型雙相位管流式動態互補式金氧半三進位邏輯電路。三種動態反向器- 正型三進 住反向器、標準型三進位反向器、與負型三進位反向器被設計為分別預置在VDD、GND 、與VSS。 這三種反向器均具有完整的電位振幅,並且消耗微乎其微的直流功率,基 本的三進位閘極乃根據反向器原理而設計。 由正型與負型三進位閘極組成解碼器,將三態輸入解碼成二態輸出,再經由標準型三 進位閘極編碼成三態輸出,如此完成三進位之運算方式。 本文同時發明一種標準型三進位差動邏輯,具有下列之優點:較低功率損耗、較小佈 線面積、較短電路延遲、與較高邏輯適用悵,而且有- 從-0.2V到0.2V 之安全 帶。其設計步驟可提供較便利與較高效率之設計,亦描述於本文中。 此動態三進位邏輯具有高速、低功率、無突波(glitch)及訊號追撞現象(race)之 優點。雙相位脈波不僅可節省佈線面積,亦方便繞線,管流式系統可應用於平行管流 式三進位乘法器。論文中所設計之電路- 循環閘極、三進位半加器、全加器、1*1 乘法器、三進位序相器、4*4平行管流式三進位乘法器,均用SPICE 模擬,證明其 功能與特性,並且用DAISY 佈線,送聯華電子製作晶片,以證明其可行性與可靠性。 | zh_TW |
dc.language.iso | zh_TW | en_US |
dc.subject | 互補式金氧半 | zh_TW |
dc.subject | 邏輯電路 | zh_TW |
dc.subject | 邏輯 | zh_TW |
dc.subject | 電路 | zh_TW |
dc.subject | 超大型積體電路 | zh_TW |
dc.subject | 積體電路 | zh_TW |
dc.subject | VLSI | en_US |
dc.title | 新型雙相位管流式動態互補式金氧半三進位邏輯電路 | zh_TW |
dc.type | Thesis | en_US |
dc.contributor.department | 電子研究所 | zh_TW |
顯示於類別: | 畢業論文 |