標題: 雙層複晶矽間介電質之研究
作者: 梁凱傑
LIANG,KAI-JIE
張俊彥
ZHANG,JUN-YAN
電子研究所
關鍵字: 雙層複晶矽ONO電;薄層介電質;氧化層;離子佈植;溫度;複晶矽;記憶元件
公開日期: 1989
摘要: 在可抹除可規劃唯讀記憶元件中, 經常使用到雙層複晶矽電容的結構, 在此篇論文中 , 我們主要在研究雙層複晶矽ONO 電容的特性, 包括介電質強度、漏電流及載子捕獲 等現象, 研究的重點集中在底層氧化層品質的改進, 因為在複晶矽上, 很難長一層極 薄的氧化層, 也就是說, 在ONO 電容中的薄層介電質仍是以氧化層為主。 實驗的結果顯示, 一個採用低溫沈積的複晶矽電極, 以離子佈植的方式摻雜, 并以高 溫氧化底層氧化層的ONO 電容, 可提供最佳的電特性, 其崩潰電場甚至可達到10MV/ cm以上。 實驗由一簡單的ONO 實驗開始, 介別針對以氮化矽為主的ONO 電容和以氧化層為主的 ONO 電容量測其電特性。其結果顯示, 以氮化矽為主的電容, 其漏電流較小且崩潰電 場較高, 若是再將上層氧化層加厚, 則電特性更佳。因此我們結論ONO 電容應以氮化 矽為主且加厚其上層氧化層。可惜的是, 底層氧化層很難長薄, 當ONO 介電質薄到一 定程度時, 該介電質仍是以氧化層為主。 於是我們分別研究離子佈植和溫度對氧化層及複晶矽的影響, 以便改進氧化層的品質 。實驗的結果顯示, 離子佈植并不合用於可抹除可規劃的記憶元件, 因為在高摻雜時 , 電容的漏電流太大, 會使我們儲存的資料改變, 同時我們也發現高溫氧化和低溫沈 積可得到最佳化的ONO 電容。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT782430086
http://hdl.handle.net/11536/54695
顯示於類別:畢業論文