藉二氟化硼離子佈植於複晶矽中以形成淺接面

Abstract

當元件的尺寸縮小時，於製造和控制接面的困難度增加了，特別是P ╱n 接面，由於 硼原子有很高的擴散係數及很大的投影射程，所以更難達到淺接面。 離子佈植於 晶矽 (ITP)的這種結構可以有效的達到p ╱n 淺接面的要求，其中 晶 矽層的主要目的有二，第一是使離子 植所造成的缺陷都在此層中；第二是當形成矽 化物時，它可提供矽原子以形成矽化物。 對 ITP結構而言，複晶矽厚為為 1500A，二氟化硼離子用不同的能量和劑量再經過不 同溫度活化來評估接面的良否。從其中可發現所佈植的能量可由25KeV 至100KeV， 植劑量範圍為5E14cm 到E16cm ，而活化的溫度只要 800℃即可得到低於5nA╱cm 的漏電流之P ╱n 接面，例如佈植能量為 50KeV，劑量為5E15cm 經 800℃，30分鐘 活化後可得到1.12nA╱cm 的漏電流，對相同的情況，劑量為1E16cm ，所得到的漏 電流為3.5nA╱cm ，而其接面深度由複晶矽表面算起有0.2μm，而由單晶矽層算起只 有 0.05μm。由 TEM及TRIM-90 的模擬可證明此層複晶矽確實有做為墊層的功能。 而對Ti╱ITP 這種結構而言，鍍鈦600A於複晶上經 800℃，30分鐘的退火，所鍍的鈦 金屬由X-ray 繞射證明是形成C54-TiSi 。當離子佈植的條件同上述 ITP結構時，對 劑量為5E15cm 及5E16cm 的漏電流分別是2.68nA╱cm 及3.6nA╱cm 。而接面深 度由單晶矽表面算起約為0.1μm。 因此，由本文得知未來VLSI要求低溫製程，並利用高劑量形成低漏電流的淺接面，而 利用 ITP這種結構可以達到這些要求。