多級低雜訊放大器之系統化設計方法

Abstract

本文提出一套多級低雜訊放大器(Low Noise Amplifier) 之系統化設計方法。此套方 法秘是根據傳統之史密斯圖人工操轉方式，以及特殊之匹配網路端點終止技巧；並且 利用微波計算機輔助設計程式所提供之便利功能，因而順暢及簡化了設計的任務。 本文首章歸納敘述了從古到今一般之低雜訊放大器設計方法。(i) 傳統之史密斯圖人 工操轉，以及解析方法。(ii)梅勒博士所提出之批匹配合成(Matching Synthesis)技 術。(iii) 並行及串聯反饋的應用，以求得雜訊指數(Noise Figure)及可得功率增益 (Available Power Gain)之同時匹配。(iv)圖型平面映成(Graphical Plane Mapping ) 技術，以求得在某種（串聯）反饋量下，於負載平面(Load Plane)上之功率指數及 雜訊指數權衡(Trade-off) 設計。 第二章敘述在進行設計方法之前的設計理論及評估，共分為七部份說明：(i) 單一元 件及串聯放大器之雜訊特性。(ii)穩定度標準。(iii) 基板及元件之選擇。(iv)電路 架構(Configuration) 選擇。(v) 偏壓電路選擇。(vi)最佳化設計方法選擇。(vii) 應用之計算機輔助設計(CAD) 程式選擇。 第三章敘述一個三級低雜訊放大器之設計部驟，首先吾人將各級電路區分成三個元件 部份及六個匹配網路方塊，各匹配網路方塊之設計乃是運用適當之端點終止阻抗(T－ ermination Impedance) ，史密斯圖人工操轉，以及最該之計算機輔助設計程式最佳 化設計調整。中間級匹配網路方塊設計乃是利用虛構之50歐姆電阻接地(virtual 50- ohm ground) 做為端點終止阻抗之一。 第四章敘述吾人利用此套方法設計了一個X 頻段之三級低雜訊放大器，並且以微波積 體電路(Monolithic Inte grated Circuit)之技術實際製作。除此之外，並提出另一 在改進電路佈置(Layout)及設計技巧該之三級低雜訊放大器。 程式模擬及量測該之比較結果顯示於第五章，三級低雜訊放大器之電路特性及性能皆 得由程式模擬顯示。 末章總結藉由此套設計方法，加上元件篩選過程，以及配合著一些成熟及控製良好的 電路製作技術，三級低雜訊放大器之特性便可完全由模擬程式預期。