標題: 視頻信號壓縮系統中之解多工器設計
A design of demultiplexer for MPEG video decoder
作者: 王士潔
WANG, SHI-JIE
魏哲和
WEI, ZHE-HE
電子研究所
關鍵字: 視頻信號;堥縮系統;解多工器設計
公開日期: 1991
摘要: MPEG是由國際標準組織(ISO) 所開發,為傳輸率在1.5Mbit/s 左右之數位儲存媒介 上的視頻信號及相關音頻信號所制定之壓縮編碼標準。 在本論文中,針對MPEG視頻信號解碼的需求,我們設計了一個解多工器。它的架構 是以一個平行式變動長度解碼器(Parallel Structured Variable-Length Decoder ) 為基礎;這種架構能在一個時鐘週期內解任何長度的字碼。根據MPEG的文法規格 ,我們為解多工器的控制單元建立一個有限狀態機模型 (Finite State Machine Model),設計每一個狀態的控制信號流程,並以可程式邏輯陣列(PLA) 或隨機邏輯 (Random Logic)實現控制流程。針對一個特殊而又最常用的碼書,我們設計了一個 管線式變動長度解碼法(Pipelined Variable-Length Decoding Scheme) ,可以把 碼書減少,而不影響解碼的效率。系統的最長路徑(Critical Path) 以及硬體實現 上的一些選擇也在論文中探討。整個設計已經用Verilog 硬體描述語言(Hardware Description Language) 驗證其功能。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT802430021
http://hdl.handle.net/11536/56052
顯示於類別:畢業論文