標題: 平行機流程性生產排程探索模式之研究
Parallel-processors flowshop scheduling problem with heuristic methods for semiconductor factories
作者: 葉立仁
YE, LI-REN
唐明月
許和鈞
TANG, MING-YUE
XU, HE-JUN
管理科學系所
關鍵字: 平行機流程性;生產排程;探索模式;研究;半導體工廠
公開日期: 1992
摘要: 本研究之目的,乃在針對半導體積體電路之製程,從事較有效率的排程設計,文中引 入生產排程探索法之照單排程(LSA) 、最長路徑(LPT) 及最短路徑(SPT) 準則,再依 據排程資料從事規劃設計。然在深入探索積體電路製程後,有兩件特需解決的問題: 一、積體電路製程中,彼此有先後的相關次序,且各加工步驟中,均有同質設備多部 。 二、積體電路製程,時有重覆多次不連續的加工步驟。因此本文是以平行機流程性 (Parallel-processor Flowshop)生產組態的觀點著眼,希望經由探索法排程規劃模 式之了解,而能夠處理平行機流程性生產組態的排程問題,研究中亦將修改無反覆平 行機模式,以提出“反覆式”平行機探索法模式之解法,而將探索法模式中之各種準 則,運用於實際之半導體製程初步規劃中。 利用dbase程式規劃設計後,本研究所獲得結論是: 一、藉由無反覆平行機之修正,且記錄每一加工設備運作情形,本研究提出了積體電 路之排程設計方法,而評估績效之標準,本文亦以相對績效配合“最長加工時間”來 衡量。 二、針對包含257道之製程規劃之標準案例作績效評估,研究發現LSA、LPT 及SPT 三 種法則,對積體電路排程設計之績效,在運用重覆性量測之多變量分析時,其平均值 無差異,亦即三種法則於本研究情境排程績效相同。
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT812457030
http://hdl.handle.net/11536/57331
Appears in Collections:Thesis