功率驅動的部分掃描

Abstract

在晚近的超大型積體電路設計中，功率消耗和可測試性是主要的考量中的兩個。過去 一種全掃描的方法被廣泛的使用來改善電路的可測試性，但由於其過高的效率消耗， 部份掃描的方法漸漸的受歡迎。在部份掃描的設計中，最主要的關鍵即在於如何選擇 掃描暫存閘。在這本論文中，我們提出了一種植基於構造分析的暫存閘選擇策略，其 同時考慮功率消耗和面積增加的問題，並且使用一種搜尋方法去得到根據使用者自訂 成本公式而計算出的最佳解。實驗結果顯示我們的搜尋方法在大部份的狀況下都可以 找到最佳解，且在特定的成本公式下可得到一平均25.58%的額外效率消耗的節省。