一個多頻帶且快速鎖定時脈資料回復電路

Abstract

本論文之目標為實現一通用型資料回復器及解多工器電路，以期應用在高速串列傳輸收發機之內。此資料回復器電路係採用二倍超取樣技術，其主要內部電路包含多相位輸出之鎖相迴路、相位內插器、相位偵測器、計數器及暫存器。待還原之每筆輸入資料將經由二取樣相位進行取樣，其中取樣相位係由鎖相迴路之輸出相位內插而成，而相位內插之權值將預存於暫存器中。時脈回復過程中相位偵測器將比較取樣相位及輸入資料相位之相對誤差，藉此產生修正信號並回存於暫存器中，進而達到合成最佳資料取樣相位之目的。爲減少時脈回復過程所需耗費之時間，本論文提出結合二位元搜尋法及二倍速超取樣之資料回復電路架構，藉此大幅減少鎖定所需時間，同時利用多相位分時平行取樣技術，進而達到高速操作及低功率消耗之目的。此電路採用TSMC 0.18μm CMOS製程技術，操作電壓為1.8V之下，當資料頻率為3.125Gbps時，總功率消耗為78毫瓦。