傳輸線模型下之效能最佳化

Abstract

傳輸線效應（transmission line effect）對於計算電路延遲時間以及高效能電路設計最佳化有很重要的影響。目前大部分的相關研究都是基於較複雜的模型，因此需要很高的時間複雜度。在本論文中，我們提出一個簡單且可以精準計算有耗損（lossy）以及無耗損（lossless）的傳輸線電路延遲時間的公式。我們利用 SPICE 進行大量的實驗，實驗結果顯示我們所提出的計算電路延遲時間公式擁有高精確度，公式計算出的電路延遲時間與 SPICE 相比，平均誤差在有耗損以及無耗損的傳輸線下，分別在 6.85% 以及 1.50% 以內。另外，基於我們所提出計算時間延遲的公式，我們證明一條有耗損傳輸線的最小電路延遲時間會發生在反射次數恰好等於一次時。除此之外，我們證明一條導線路徑上的電路時間延遲時間是導線寬度以及邏輯閘尺寸的上凹函數（convex function），也就是說一個區域性的最佳解（local optimum）就等於全域性的最佳解（global optimum）。因為這種特性，我們可以應用現存任意的快速搜尋演算法，如梯度搜尋演算法（gradient search procedure）計算出電路延遲時間最佳化時的導線寬度以及邏輯閘尺寸。實驗結果顯示，在傳輸線的模型下，同時改變導線寬度（wire sizing）以及邏輯閘尺寸（gate sizing）對於最佳化電路延遲時間比單獨改變導線寬度或邏輯閘尺寸有較好的結果。

Transmission line effects are very important for the timing estimation and optimization in high-performance circuits. Most previous works on transmission lines are based on relatively complicated models, resulting in higher time complexity. We present a simple, yet accurate formula for the delay computation under the lossless and lossy transmission line models. Extensive simulations with SPICE show that the formula has high fidelity, with an average error rate of within 6.85% (1.50%) for a lossy (lossless) transmission line. Based on this formula, we show the property that the minimum delay for a lossy transmission line with reflections occurs when the number of round trips equals one. Besides, we show that the delay (with the consideration of fringing capacitance) of a circuit path is a posynomial function (i.e., convex function) in wire and buffer sizes, implying that a local optimum is equal to the global optimum. Thus we can apply any efficient search algorithm, such as the well-known gradient search procedure, to compute the optimal wire and buffer sizes for timing optimization for a circuit path. Experimental results show that simultaneous wire and buffer sizing is very effective in minimizing the delay of circuit paths under the transmission line model.