計算統計方法在積體電路最佳化及敏感度分析之研究

Abstract

現今電子產品中，為了滿足民生或工業消費上的需求，設計上須達到特定之商業規格， 其中積體電路(ICs)在電子產業中扮演著重要角色與地位，要如何將積體電路設計達到 想要的規格，通常設計者必須調整其中的主、被動元件以及積體電路佈局等參數，使得 電氣規格可以達到我們想要的設計目標。要如何掌握電路行為的趨勢來符合嚴格的需求 是現今市場競爭上困難的一件事，傳統上為了滿足工程需求，工程師往往反覆不斷的手 動調整係數與執行電路模擬器，才能找出一組可行的參數組合來達到想要的設計結果； 或者用數值最佳化的方法、演化式生物計算工程的方法、蒙地卡羅的方法設計參數，這 些方法各有其優缺點。本論文嘗試提出ㄧ個整合電路模擬器與實驗設計的計算統計方法 應用在積體電路的設計最佳化與規格敏感度分析，我們利用此方法研究類比與數位電路 之設計問題展現出不錯的結果。 藉由此系統化的方法，首先應用在由0.25 微米金屬氧化物半導體場效應電晶體所組成 之低雜訊放大器射頻積體電路設計。例如，若我們所討論的電路特性希望規格為：一、 輸入反射損失小於-10dB； 二、輸出反射損失小於-10dB；三、輸入端與輸出端隔離度 小於-25dB；四、輸出增益望大；五、穩定因子大於1；六、雜訊指數小於2；七、第三 階截斷點(IIP3)大於-10。藉由呼叫電路模擬器取得電路特性，吾人首先透過篩選實驗， 十個顯著的電路參數由13 個參數中被挑選出來做進一步的中央合成設計，進而導出各 電路特性相對應的二次反應曲面模型，同時使用望想函數(desirability function)， 吾人可取得最佳解；若電路特性未達到希望的規格，可適當的調整參數範圍，最後使得 所研究的電路特性達到所預期的規格範圍內。同時由取得最佳解之敏感度分析，得知我 們所估算的參數組合對電路特性是穩定的。 另外，吾人也進一步將此方法應用在數位電路的性能敏感度分析上，例如由65 奈米金 屬氧化物半導體場效應電晶體所組成之靜態隨機讀取記憶體的靜態雜訊邊際(static noise margin)敏感度分析，將靜態隨機讀取記憶體分成六個電晶體組態與四個電晶體 組態討論，我們希望靜態雜訊邊際的變異越小越好。將這兩種結構以10%元件長度與偏 壓當作三個標準差來探討其變異，分析出六個電晶體組態與四個電晶體組態的靜態雜訊 邊際落在我們測試的條件準則下達98%和95.8%，相較之下六個電晶體組態的靜態雜訊 邊際來的穩定。 總之，藉由以上的例子，吾人歸結得知，此有系統的計算統計方法，初步研究結果顯示， 它可以成功的應用在類比與數位積體電路的設計上，且都有不錯的設計穩定性。吾人深 信此統計方法可進ㄧ步推廣，適當地用在積體電路設計最佳化，並量化分析電路的操作 特性與可靠度之變化趨勢，進而有效解決不同電路的設計問題。