薄膜電晶體之暫態電流測量技術

Abstract

非晶矽薄膜電晶體(Amorphous silicon thin film transistor)被廣泛應用在主動式液晶顯示器上，雖然它的電子移動力(mobility)比多晶矽(Poly silicon)還要來的低，但是應用在顯示影像上卻是足夠的，然而它本身在關閉狀態下的漏電流卻是比多晶矽元件(Device)來的低，而這也是非晶矽元件運用在大尺寸液晶顯示器的一個重要因素。

由於非晶矽的光導電度(Photoconductivity)偏高，因此在製造薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display , TFT-LCD)時需用光盾膜(Light Shielding)遮蓋，所以在薄膜電晶體液晶顯示器所長出的元件都是採用底層閘極(Bottom gate)有別於一般半導體製程的上層閘極(Up gate)方式，因此在元件製程中為了長出非晶矽的通道，則必須在蝕刻源/汲極金屬後再過蝕刻n+(over etching n+)，而這個過程會導致源/汲極金屬殘留及通道層的損傷造成禁錮缺陷(Trap defect)。

本論文主要探討放電幕那(Discharge mura)造成的原因，首先我們從幾個方面去探討放電幕那的成因，最後利用量測暫態電流(Transient current)及改良型戴韋遜理論(Modified Levinson theory)的方法去求出在元件的禁錮缺陷密度(Trap defect density)，發現暫態電流量測法可以準確量出放電幕那元件的禁錮缺陷密度及放電時間，而改良型戴韋遜理論雖可以量測出元件的禁錮缺陷密度但無法求出元件之間的差異且無法反應元件的放電時間。

由於具有放電幕那的元件無法從量測電流(I)-電壓(V)曲線上看出與正常元件之間的差異，因此我們透過吉時利428電流放大器(Keithley 428 current amplifier)去量測具有放電幕那元件與正常元件的暫態電流(Transient current)放電曲線去做比較，並透過公式的換算因而可以求出個別元件的禁錮缺陷密度，另外我們再次透過其他的元件在不同的氨氣電漿處理(NH3 plasma treatment)條件下去驗證暫態電流量測法對於量測元件的禁錮缺陷密度是否有效，經過驗證之後我們發現暫態電流量測法可以有效量測出元件的禁錮缺陷密度，且元件會隨著氨氣電漿處理時間增加而使禁錮缺陷密度減少，這在第四章節將有詳細的說明。

本論文對放電幕那問題提出了全新的分析方法，透過量測待測元件的暫態電流進而畫出暫態電流放電曲線，經過公式的換算而將禁錮缺陷密度量化求出實際值，在實際運用上製程人員能藉由求出禁錮缺陷密度的數值來調整製程參數(Recipe)，進而有效將放電幕那問題解決。