以1.95奈米閘極厚度之65奈米互補式金屬氧化半導體元件實現之具可靠度及容許高壓輸入之雙電源輸出輸入介面電路設計

Abstract

本論文的核心在於提出了一個新的介面電路設計:僅使用耐一倍電源電壓的薄閘極厚度元件來實現輸出達兩倍電源電壓,並容許高於三倍電源電壓訊號輸入的輸出輸入介面電路。本設計主要的挑戰在於元件閘極氧化層間的過壓問題和電路在穩態操作下的漏電流,以及電路整體的速度表現。故在輸出級提出了三個新的電路區塊來解決這些問題。可包括動態偏壓電路,閘極電壓保護電路以及浮動N型井偏壓電路。輸入級具有可將輸入門檻電壓設計於1/2輸出電壓的設計並與輸出級共用動態偏壓電路。此僅以薄閘極厚度元件實現之輸出輸入介面電路已經成功的以65奈米元件模型驗證其閘極氧化層的可靠度與各項操作功能。在“PAD”端負載30pF且“C”端負載0.1pF並在最差的模擬條件下,此電路的傳送輸出速度高達500MHz且接收訊號的速度達300MHz。